| Motion JPEG視頻壓縮IP核的設計與實現 | |
| 所屬分類：解決方案 | |
| 上傳者：jane1 | |
| 文檔大?。?span>1995 K | |
| 標簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本文設計了一個高效的全流水線結構的Motion JPEG視頻壓縮IP核。在設計中提出了一種適合FPGA結構的并行快速矩陣轉置電路結構和全流水線的二維離散余弦變換電路結構。在Altera公司的CycloneII系列芯片上搭建了包含NIOS II處理器和Motion JPEG視頻壓縮IP核在內的SOPC結構的驗證系統。實驗測得Motion JPEG視頻壓縮IP核可在50Mhz的時鐘頻率完成對NTSC制視頻中亮度分量的實時壓縮，在100Mhz的時鐘頻率完成對952×568連續亮度圖像的實時壓縮，幀率達147frame/s。實驗結果表明Motion JPEG視頻壓縮IP核具有較大的實用價值和廣闊的應用前景。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2