| 瑞薩32 位RISC單片機SuperH RISC engin | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：4743 K | |
| 標簽： 光傳輸網絡 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹： SuperH RISC engine 族CPU 是RISC （Reduced Instruction Set Computer）結構的CPU。基本指令以1 條指令1 個狀態運行，實現了高性能的運算處理。并且內置乘法器，可進行與通用DSP （Digital Signal Processor：數字信號處理器）相同的乘法和乘法累加運算。 瑞薩SuperH RISC engine （以下簡稱SuperH）族有SH-1、SH-2、SH-3、SH-DSP、SH3-DSP、SH-4 等CPU 內核。 SH-1、SH-2、SH-3、SH-4 的各CPU 有2 進制級高位兼容的指令體系。 SH-DSP 以SH-2 CPU 為基礎，是實現了與通用DSP 相同信號處理性能的32 位微控制器。SH-DSP 強化了SuperH RISC engine 中乘法和乘法累加運算的DSP 功能，可實現 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2