亚洲欧美日韩综合在线观看不卡顿,国产亚洲欧美精品永久 ,欧美黄色爽死了

石英撓性加速度計時間同步無線測試系統(tǒng)[測試測量][其他]

針對石英撓性加速度計參數(shù)建模時的同步測試需求，基于無線通信技術(shù)設(shè)計了時間同步無線測試系統(tǒng)。該系統(tǒng)基于CC2530無線SOC芯片設(shè)計，采用硬件捕獲時間戳的方式降低部分延遲因素，利用最小二乘法（Least Squares Fit，LSF）估計、補償無線節(jié)點間的相對時鐘漂移，設(shè)計了監(jiān)聽同步方式以減少發(fā)送同步信息包的次數(shù)。單跳及多跳監(jiān)聽同步測試結(jié)果表明，其4跳平均同步誤差為 3.826 μs，均方差為3.286 μs，且4跳平均監(jiān)聽誤差分別為8.193 μs、5.241 μs。系統(tǒng)能滿足石英撓性加速度計參數(shù)建模應(yīng)用的同步測試要求，并可以推廣到類似應(yīng)用中。

發(fā)表于：7/11/2023 5:22:19 PM

基于FPGA的遠(yuǎn)程實驗系統(tǒng)軟件平臺的設(shè)計與實現(xiàn)[嵌入式技術(shù)][其他]

基于以FPGA為核心的硬件實驗平臺，根據(jù)遠(yuǎn)程實驗系統(tǒng)中FPGA遠(yuǎn)程配置及控制、實驗結(jié)果獲取與顯示、設(shè)備與用戶管理等需求，結(jié)合圖像識別、桌面客戶端、Socket網(wǎng)絡(luò)通信、Web API等相關(guān)技術(shù)設(shè)計并實現(xiàn)了一套完整的遠(yuǎn)程FPGA實驗系統(tǒng)軟件平臺。經(jīng)測試，該軟件平臺性能良好，實驗結(jié)果獲取準(zhǔn)確，不僅保證了用戶進(jìn)行遠(yuǎn)程計算機(jī)硬件實驗時的良好體驗，同時還提高了學(xué)校實驗教學(xué)的靈活性。

發(fā)表于：7/11/2023 5:18:39 PM

一種通用的底層驅(qū)動程序設(shè)計[模擬設(shè)計][其他]

提出了一種通用的底層驅(qū)動程序設(shè)計方法，適用于不同架構(gòu)的芯片驅(qū)動的開發(fā)。這是一種自上而下的軟件結(jié)構(gòu)，采用C語言進(jìn)行編寫。在確立好頂層框架后，可以多人協(xié)作完成各個模塊驅(qū)動程序的開發(fā)，從而快速進(jìn)入調(diào)試階段，大大縮短了驅(qū)動程序的開發(fā)流程，節(jié)約了時間，提升了工作效率。在這種驅(qū)動程序的基礎(chǔ)上可以進(jìn)一步開發(fā)芯片的測試程序以及應(yīng)用程序。

發(fā)表于：7/11/2023 5:14:38 PM

控制系統(tǒng)中智能計算的設(shè)計與實現(xiàn)方法[模擬設(shè)計][其他]

在SCADA組態(tài)軟件系統(tǒng)中，智能計算是必不可少的一個環(huán)節(jié)。它在處理各個采集點之間的邏輯關(guān)系、一些時序類采集點的累計、平均、積分等以及一些熱工領(lǐng)域的蒸汽表函數(shù)時體現(xiàn)了極大的優(yōu)越性和便利性。描述了一種控制系統(tǒng)中智能計算的設(shè)計和實現(xiàn)方法，首先提出了組合宏和組態(tài)Tag的嵌套調(diào)用概念，然后分別介紹了計算模塊處理流程、組合宏基本定義、軟件模塊劃分及調(diào)用、計算組態(tài)工具的設(shè)計、內(nèi)存索引表設(shè)計、全局和局部變量設(shè)計、計算負(fù)荷均分設(shè)計、在線處理的計算類設(shè)計以及計算處理的接口函數(shù)設(shè)計等。該系統(tǒng)設(shè)計思想先進(jìn)，實時性高，組態(tài)便捷快速，計算準(zhǔn)確無誤，已經(jīng)廣泛應(yīng)用于多個領(lǐng)域的工業(yè)控制系統(tǒng)。

發(fā)表于：7/11/2023 5:11:40 PM

無線電監(jiān)測數(shù)據(jù)管理圖模型及應(yīng)用[測試測量][數(shù)據(jù)中心]

針對無線電監(jiān)管實踐中數(shù)據(jù)類型多、數(shù)據(jù)量大和異構(gòu)等問題，如何管理無線電監(jiān)測數(shù)據(jù)一直是研究工作的熱點。基于無線電監(jiān)管知識圖譜框架，建立了無線電監(jiān)測數(shù)據(jù)管理圖模型，以MATLAB為工具，仿真了高斯信道條件下典型無線電業(yè)務(wù)的信號調(diào)制特性，獲得了無線電頻譜仿真數(shù)據(jù)集，從而建立無線電頻譜使用狀況知識庫，實現(xiàn)知識查詢、推理和可視化等功能。實驗結(jié)果表明，基于Django框架和圖數(shù)據(jù)庫Neo4j無線電監(jiān)測數(shù)據(jù)管理Web應(yīng)用系統(tǒng)能夠為無線電監(jiān)測數(shù)據(jù)智慧化管理提供有效的解決方案。

發(fā)表于：7/11/2023 5:04:24 PM

基于BLE Mesh的資產(chǎn)定位系統(tǒng)設(shè)計[測試測量][其他]

針對當(dāng)前資產(chǎn)定位系統(tǒng)定位精度、建設(shè)成本和部署靈活性難以有效平衡的問題，基于BLE Mesh采用多維標(biāo)度分析（MultiDimensional Scaling-Map， MDS-MAP）定位算法設(shè)計了一種資產(chǎn)定位系統(tǒng)。系統(tǒng)首先對原始接收信號強度（Received Signal Strength Indicator， RSSI）進(jìn)行高斯-卡爾曼融合濾波，提高了RSSI值的準(zhǔn)確性；然后利用生存時間（Time To Live， TTL）對中繼節(jié)點進(jìn)行約束，提高了數(shù)據(jù)傳輸?shù)挠行裕蛔詈罄冒霃綇浹a法與Bellman-Ford融合迭代方案對生成的距離矩陣進(jìn)行修正，減小了測距誤差。實驗結(jié)果表明，所設(shè)計的系統(tǒng)可有效完成藍(lán)牙標(biāo)簽信息更新以及位置展示，平均定位精度達(dá)到了0.94 m。本系統(tǒng)具有成本低、工程實施方便的優(yōu)點，有一定的應(yīng)用價值和發(fā)展前景。

發(fā)表于：7/11/2023 4:59:00 PM

極端條件下高壓輸電線路覆冰識別檢測技術(shù)[測試測量][其他]

目前，越來越多的高壓輸電線路需穿過重度覆冰區(qū)，由冰雪災(zāi)害引起的輸電線路故障問題頻繁發(fā)生，從而造成一定的經(jīng)濟(jì)損失，故需要探索一種有效識別極端條件下覆冰輸電線路狀態(tài)的檢測算法。提出小波變換模極大值和多尺度多結(jié)構(gòu)形態(tài)學(xué)兩者加權(quán)融合算法，對算法的原理進(jìn)行了分析，結(jié)合所采集到的圖像，通過去霧、濾波、灰度增強等方法對圖像預(yù)處理，對邊緣檢測算法進(jìn)行實現(xiàn)。通過對比經(jīng)典常用的邊緣檢測算子發(fā)現(xiàn)，該方法在極端條件下對覆冰輸電線路邊緣輪廓檢測誤差只有0.661 7%，滿足極端條件下覆冰輸電線路識別檢測，為下一步輸電線路覆冰厚度計算以及故障診斷提供技術(shù)支持。

發(fā)表于：7/11/2023 4:44:03 PM

支持多協(xié)議的可配置通信引擎設(shè)計[模擬設(shè)計][通信網(wǎng)絡(luò)]

針對國內(nèi)對于專用通信引擎的研究空缺，實現(xiàn)了一種支持多協(xié)議的可配置通信引擎設(shè)計，并以典型的數(shù)據(jù)鏈路層協(xié)議——高級數(shù)據(jù)鏈路控制（High 1evel Data Link Control， HDLC）協(xié)議的引擎塊實現(xiàn)為例，采用System Verilog搭建仿真平臺，通過C語言編寫測試case，以回環(huán)驗證的方式保證設(shè)計正確性。可配置引擎塊以自研RSIC核為核心，采用AHB總線互連，內(nèi)部集成HDLC、UART等通信協(xié)議以及DMA、TDM、GPIO等通用外設(shè)，實現(xiàn)通信協(xié)議的處理及數(shù)據(jù)傳輸，有助于解放處理器負(fù)載，提高數(shù)據(jù)處理效率，同時將HDLC與可配置通信引擎相結(jié)合，解決了多路信號的HDLC對處理器資源的占用率高等問題。

發(fā)表于：7/11/2023 4:33:28 PM

一種基于頂部熱沉的抗輻射POL電源設(shè)計[電源技術(shù)][航空航天]

針對衛(wèi)星裝備的小型化、整機(jī)系統(tǒng)的輕量化需求，提出一種基于頂部熱沉的抗輻射POL電源設(shè)計方案，重點討論了電路設(shè)計、結(jié)構(gòu)設(shè)計、工藝設(shè)計。通過仿真分析、樣品測試及評估試驗，驗證該設(shè)計的合理性。基于該方案設(shè)計的樣品在體積、功率密度、重量等方面優(yōu)勢明顯，可為宇航用高可靠、高性能電子裝備系統(tǒng)提供微型化、輕量化的三次電源解決方案。

發(fā)表于：7/11/2023 4:24:53 PM

基于RISC-V架構(gòu)的Spike緩存模型的設(shè)計和實現(xiàn)[嵌入式技術(shù)][其他]

使用基于精簡指令集原則的指令架構(gòu)（RISC-V）的指令集，針對現(xiàn)有Spike驗證模型中的緩存寫回功能的缺失問題，設(shè)計一種基于RISC-V指令集的現(xiàn)代超標(biāo)量處理器緩存模型。基于現(xiàn)代高速緩存的基本原理，結(jié)合Spike驗證模型，實現(xiàn)現(xiàn)代高速緩存的基本讀寫操作，并進(jìn)行系統(tǒng)級芯片（SoC）環(huán)境下的仿真和驗證，可作為微型電子芯片（IC）前端邏輯設(shè)計中的驗證模型使用。該方案能夠以較快的時間完成基于RISC-V指令集的大型SoC的設(shè)計與驗證。

發(fā)表于：7/11/2023 4:17:40 PM