MathWorks HDL 工具新添 Xilinx FPGA 硬件驗證功能
啟用 FPGA 在環(huán)仿真以使用 Simulink 對 Xilinx FPGA 開發(fā)板上的 HDL 代碼進行驗證
2011-06-03
作者：MathWorks 公司
MathWorks 日前宣布適用于 Xilinx FPGA 開發(fā)板且新添了 FPGA 在環(huán) (FIL) 功能的 EDA Simulator Link 3.3 面市。FIL 使工程師們能夠在使用 Simulink 作為系統(tǒng)級測試臺架的同時，以硬件速度驗證其設計。
EDA Simulator Link 支持 HDL 驗證選項全集使用在 MATLAB 和 Simulink 中創(chuàng)建的算法，而 FIL 的引入則進一步補充了這一全集。基于 FPGA 的驗證不僅提供了比 HDL 仿真器高得多的運行時性能，而且增強了算法的實際應用效果。
主要的產(chǎn)品功能包括以下能力：
• 使用適用于 Spartan 和 Virtex 類設備的 FPGA 開發(fā)板（包括 Virtex-6 ML605 開發(fā)板），驗證 MATLAB 代碼和 Simulink 模型的 HDL 實現(xiàn)。
• 使用 Mentor Graphics ModelSim、Mentor Graphics Questa 和 Cadence Design Systems Incisive Enterprise Simulator 的協(xié)同仿真，驗證 MATLAB 代碼和 Simulink 模型的 HDL 實現(xiàn)。
• 生成適用于 SystemC 虛擬原型環(huán)境的 TLM 2.0 組件。]
圖注：
EDA Simulator Link 為 Xilinx Virtex6 和 Spartan6 FPGA 開發(fā)板提供了 FIL 仿真支持。
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。