《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 設(shè)計應(yīng)用 > 基于FPGA的數(shù)字脈沖成形技術(shù)的研究
基于FPGA的數(shù)字脈沖成形技術(shù)的研究
來源:電子技術(shù)應(yīng)用2013年第7期
王 敏, 方 方, 曹建宇, 周建斌, 丁衛(wèi)撐
成都理工大學(xué), 四川 成都610059
摘要: 采用FPGA作為主控芯片,實現(xiàn)數(shù)字化脈沖成形電路。該數(shù)字化脈沖成形電路不僅可以替代傳統(tǒng)的模擬濾波成形電路,而且可以減少模擬電路中的白噪聲,提高系統(tǒng)的靈活性和穩(wěn)定性,具有一定的理論意義和實用價值。
中圖分類號: TN78
文獻標識碼: A
文章編號: 0258-7998(2013)07-0087-02
Study of digital pulse forming technology based on FPGA
Wang Min, Fang Fang, Cao Jianyu, Zhou Jianbin, Ding Weicheng
Chengdu University of Technology, Chengdu 610059, China
Abstract: In this paper, FPGA is used as the master chip, to achieve the digitized pulse shaping circuit. The circuit not only can replace traditional analog filtering shaping circuits, but also to reduce the introduction of white noise in the analog circuitry to improve the flexibility and stability of the system, has some theoretical significance and practical value.
Key words : FPGA; high speed ADC; trapezoidal shaping; digitized; filter

    傳統(tǒng)伽馬能譜測量系統(tǒng)由探測器、前置放大器、主放電路、脈沖甄別電路、峰值保持電路、ADC采樣和微處理器等組成。由于這類模擬多道能譜儀主要采用模擬電路實現(xiàn),因此系統(tǒng)開發(fā)周期長,抗干擾能力弱,受溫度影響大,系統(tǒng)靈活性較差,無法解決脈沖堆積、脈沖計數(shù)率較低、A/D轉(zhuǎn)換存在死時間等問題[1]。而數(shù)字伽馬能譜測量系統(tǒng)主要由探測器、前置放大器、主放電路、高速ADC采樣電路、FPGA控制部分組成。由于采用高速ADC進行脈沖采樣,因此電路不存在死時間,并且能保證在每個有效脈沖寬度內(nèi)有上百個采樣點[2-3]。同時由于采用FPGA作為主控芯片,可以在控制ADC進行高速采集的過程中同步實現(xiàn)數(shù)據(jù)緩存、脈沖濾波、脈沖成形、幅值分析、能譜計數(shù)等功能[4]。系統(tǒng)處理速度快,實時性強,靈活性強,穩(wěn)定性強,抗干擾能力強,受環(huán)境影響較弱,并且系統(tǒng)升級非常方便。

1 數(shù)字成形電路設(shè)計
1.1 ADC電路設(shè)計

    本設(shè)計選擇ADI公司的AD9240,這是一款高精度高速低功耗ADC,采樣率為10 MS/s,分辨率為14 bit,采用單電源+5 V供電,最高功耗為285 mW。
    ADC驅(qū)動電路如圖1所示,0~5 V的輸入信號通過由運放U1組成的阻抗匹配電路輸入到ADC的正向輸入管腳,運放U1采用單電源供電。ADC的差分負向輸入管腳通過電阻RS接入?yún)⒖茧妷狠敵龉苣_。參考電壓選擇管腳接地,即選擇芯片內(nèi)部參考電壓。

    本文中的FPGA采用Altera公司的EP3C25Q24芯片,此芯片邏輯塊總數(shù)為24 624個,內(nèi)部存儲區(qū)空間為608 256 bit,I/O口為149個,內(nèi)含132個9位乘法器和4個鎖相環(huán)(PLL),內(nèi)核采用1.2 V供電。
    本系統(tǒng)采用Altera公司推出的QuartusII軟件,利用VerilogHDL語言完成設(shè)計。通過邏輯框圖的形式實現(xiàn)內(nèi)部各子模塊間的電氣連接,
 由于FPGA無法進行大規(guī)模數(shù)學(xué)運算,因此,在本文中采用算法相對簡單、乘除法運算次數(shù)相對較少的遞歸法進行數(shù)字脈沖處理。
    設(shè)計過程中,首先通過FPGA與高速ADC實現(xiàn)示波器的功能,即實現(xiàn)原始脈沖信號的在線采集,如圖3所示,并保存到數(shù)據(jù)文件。然后對采集到的脈沖數(shù)據(jù)進行MATLAB仿真處理,得到圖4所示的結(jié)果。

    由圖4可以看出,該梯形成形算法除了能進行脈沖成形外,還具有低通濾波和對脈沖信號判棄的功能。在本文中將PC機中的脈沖數(shù)據(jù)文件導(dǎo)入到FPGA創(chuàng)建的RAM里面,并通過梯形成形模塊對原始脈沖進行成形濾波處理如圖5。

 

 

    圖6所示為幅值分析模塊,實現(xiàn)梯形成形算法后對脈沖峰值的提取和對非脈沖峰值的判棄。同時幅值分析模塊還實現(xiàn)輸出雙口RAM調(diào)度時鐘的功能。
2 電路測試
    利用本電路分別配合NaI探測器,測137Cs+241Am源,獲得了譜線圖,并通過測試窗口顯示出來,如圖7所示。

    本文針對γ射線測量領(lǐng)域中的高速數(shù)字化能譜測量系統(tǒng),以FPGA作為主控芯片,采用高速ADC進行實時采樣,實現(xiàn)核信號的高速采集與分析處理。選擇數(shù)字梯形成形濾波算法,既能實現(xiàn)脈沖抗堆積,又能實現(xiàn)數(shù)字濾波等功能。本文設(shè)計過程中查閱大量中英文資料,進行過多次軟件仿真與系統(tǒng)測試,最終得到了較理想的效果。
參考文獻
[1] 周建斌. 通用型低能高靈敏X熒光分析儀的研制[D].成都:成都理工大學(xué),2008.
[2] 王敏.?dāng)?shù)字核能譜測量系統(tǒng)中濾波與成形技術(shù)研究[D].成都:成都理工大學(xué),2012.
[3] 肖無云,魏義祥,艾憲蕓. 數(shù)字化多道脈沖幅度分析中的梯形成形算法[J].清華大學(xué)學(xué)報(自然科學(xué)版),2005,45(6):810-812.
[4] ORITA T, TAKAHASHI H. A new pulse width signal processing with delay-line and non-linear circuit(for ToT)[J].Nuclear Instruments and Methods in Physics Research A.(2011) S24-S27.

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。
主站蜘蛛池模板: 久久毛片免费看一区二区三区| 啊好深好硬快点用力视频| yy4080私人影院6080青苹果手机| 校花小冉黑人系列小说| 免费无码又爽又刺激高潮的视频| 国产麻豆精品原创| 大狠狠大臿蕉香蕉大视频| 久久久久99精品成人片试看| 永久免费AV无码网站在线观看 | 中文字幕丰满伦子无码| 欧美一级专区免费大片俄罗斯| 免费国产在线观看老王影院| 野战爱爱全过程口述| 国产精品单位女同事在线| vvvv99日韩精品亚洲| 日本24小时www| 亚洲av日韩av无码av| 波多野结衣久久| 北美伦理电线在2019| 视频一区二区三区在线观看| 国产精品一区二区av| 97高清国语自产拍中国大陆| 性猛交xxxxx按摩欧美| 久久久精品2019中文字幕2020| 欧美亚洲精品suv| 亚洲综合免费视频| 精品免费人成视频APP| 国产乱码一区二区三区爽爽爽| 日韩精品一区二区三区老鸭窝| 国内精品视频一区二区三区八戒 | 国产婷婷色综合av蜜臀av| 88久久精品无码一区二区毛片| 富二代国app产下载| 丰满老熟好大bbb| 日韩视频中文字幕精品偷拍| 亚洲成a人v欧美综合天堂麻豆| 狠狠精品久久久无码中文字幕 | 恸哭の女教师大桥未久| 久久国产精品无码HDAV| 欧美丰满熟妇XXXX性ppX人交| 亚洲综合天堂网|