IC產業分為3個環節：IC設計、IC制造、IC封裝，相信大家對這幾個名詞并不陌生，可要是談到各個環節的具體流程，了解的人就不多了吧！那么問題來了，如何在專業人士面前顯示自己“很專業”呢？請往下看……
半導體產業鏈一圖概覽
這些專業名詞看著確實很復雜，不要心急，芯師爺來為大家一步步解讀：
IC設計
要談IC設計的流程，首先得搞清楚IC和IC設計的分類。
IC從用途上可以分為兩大類：
通用IC：如CPU、DRAM/SRAM、接口芯片等。
專用IC（ASIC）：全稱 Application Specific Integrated Circuit，ASIC是特定用途的IC。
從結構上可以分為三類：
數字IC。
模擬IC。
數模混合IC：SOC（System On Chip）將會成為IC設計的主流。
IC設計可以分為三類：
全定制（full custom）：全定制設計方法是指基于晶體管級，所有器件和互連版圖都用手工生成的設計方法，這種方法比較適合大批量生產、要求集成度高、速度快、面積小、功耗低的通用IC或ASIC。
半定制（Semi-custom）：基于門陣列（gate-array）和標準單元（standard-cell）的半定制設計由于其成本低、周期短、芯片利用率低而適合于小批量、速度快的芯片。
基于可編程器件的IC設計：是基于PLD或FPGA器件的IC設計模式，是一種“快速原型設計”，因其易用性和可編程性受到對IC制造工藝不甚熟悉的系統集成用戶的歡迎，最大的特點就是只需懂得硬件描述語言就可以使用EDA工具寫入芯片功能。
IC設計采用工藝：
雙極型（bipolar）：硅（Si）基半導體工藝中的雙極型器件功耗大、集成度相對低，在近年隨亞微米深亞微米工藝的的迅速發展，在速度上對MOS管已不具優勢，因而很快被集成度高，功耗低、抗干擾能力強的MOS管所替代。
MOS：MOSFET工藝又可分為NMOS、PMOS和CMOS三種；其中CMOS工藝發展已經十分成熟，占據IC市場的絕大部分份額。GaAs器件因為其在高頻領域（可以在0.35um下很輕松作到10GHz）如微波IC中的廣泛應用，其特殊的工藝也得到了深入研究。而應用于視頻采集領域的CCD傳感器雖然也使用IC一樣的平面工藝，但其實現和標準半導體工藝有很大不同。
其他的特殊工藝：在IC開發中，常常會根據項目的要求（Specifications）、經費和EDA工具以及人力資源、并考慮代工廠的工藝實際，采用不同的實現方法。
全定制、半定制和基于FPGA的IC設計，這三種方法在EDA工具和流程上都有各自鮮明的特色，下面以全定制為例介紹一下IC設計流程：
1. 定義設計規格（Design Specification）
通常設計規格書給予電路設計者以較大的設計自由度：如選擇特定的電路拓撲結構，特定器件的位置，輸入輸出pin角的位置，MOSFET的寬長比等。
下面是一個一個全加器的規格說明書：
0.8um雙井CMOS工藝
“加法”“進位”的傳遞延時小于1.2ns
“加法”“進位”的轉換時間小于1.2ns
電路面積小于1500平方微米
動態功耗《1mW（VDD=5V，fmax=20MHZ）
2. 繪制電路圖
電路圖繪制工具稱為Schematic Capture（下圖是Virtuoso中的Composer工具），可以提供門級和晶體管級的電路圖繪制功能，該步驟完成后可以生成網表文件供電路仿真之用。
3. 產生子電路或電路單元符號
在有層次結構（hierarchical）的電路中，使用用戶自定義的電路圖符號來代替整個子電路塊，有利于減少重復繪制這些頻繁出現的子電路塊，使整個頂層的電路整潔而有序，避免出現一個一大片的扁平（flatten）的電路圖。如反相器INV，NOR和NADN等，在設計中一般都使用自定義的電路符號代替，這也是代工廠提供PDK中常用的一個手法。
4. 電路仿真
這一步將調用電路仿真器，如HSPICE、SPECTRE、ELDO等來實現電路的仿真，用以驗證電路的各項電性指標是否符合規格說明書。在集成設計環境中用戶可以通過配置自由地選擇使用這些仿真器，如在Virtuoso ADE（Analog Design Environment），可以方便地使用HSPICE來仿真，當然前提是生成HSPICE格式的網表。電路仿真需要代工廠提供的元器件庫（代工廠一般以PDK包提供給客戶，里面包含各種器件的spice模型，technology file，Design rule等）
5. 生成版圖
版圖的生成是至關重要的一環，是連接電路設計與芯片代工廠的一個橋梁，版圖不僅反映了電路圖的連接關系和各種元器件規格，還反映了芯片的制造過程和工藝。由電路圖Schematic到版圖繪制一般使用集成開發環境中的Layout Editor。生成版圖有兩種途徑，一是手工繪制而成（根據具體的工藝文件-technology file），另一種是自動生成（具體可參考Virtuoso Layout，Synopsys的ICWB）。生成的文件格式為GDSII 或CIF，都是國際流行的標準格式。
6. DRC檢查
DRC——Design Rule Check，版圖生成完成后，還需要進行“設計規則檢查”，這是一些由特定的制造工藝水平確定的規則，如poly-poly contact的最小間距，metal-metal的最小間距和metal的最大寬度等等。這些規則體現了芯片制造的“良率（即合格率）”和芯片性能的折衷。
7. 寄生參數提取
當版圖的DRC完成之后，需要提取該電路的寄生參數以用來比較精確地模擬現實芯片的工作情形，寄生參數包含寄生電阻和寄生電容，在高頻電路設計中還需要提取寄生的電感。EDA工具主要有StarRC，Calibre，Dracula等。這些寄生參數一般都簡化成一個或多個lumped R/C/L，“插入”相應的電路節點處，一般都是與電壓無關的線性無源器件。這樣經過寄生參數提取后生成的網表文件，被稱為“post-layout netlist”。
8.LVS檢查（Layout-versus-Schematic Check）
LVS將比較原來的電路圖的“拓撲網絡”與從版圖提取出來的拓撲結構，并證明二者是完全等價的。LVS提供了另一個層次的檢查以保證設計的完整性和可靠性——這個版圖是原來設計的物理實現。LVS只能保證電路的拓撲結構是一致的，并不能保證最后電路的電學性能一定滿足設計規格書。典型的LVS錯誤為，兩個晶體管的不當連接關系，或遺漏的連線等。
9. 后仿真
后仿真的輸入是包含原始電路信息以及寄生信息的網表，是最接近真實電路的網表文件。通過“后仿真”，可以獲得該設計完整真實的性能：延時、功耗、邏輯功能、時序信息等信息，這一過程也是驗證整個設計是否成功的“最后一關”，若不滿足規格說明書要求則需要從頭來過——從調整Schematic開始重新走完新一輪的設計流程。
以上的9個步驟只能保證該設計在simulation的角度是經過“驗證了的”，并不保證制造出來的電路一定和simulation出來的結果一致，所以在大規模投放代工廠制造（又稱“流片”）之前，還需要經過一些小批量的“試流片”，這叫做“硅驗證”（silicon verification）。通過硅驗證后的設計才是真正成功的設計，我們經常聽說的“硬IP”就是指這一類經過硅驗證過的成功的設計，“軟IP”通常指的是只是通過以上9步的EDA工具驗證的設計。
全球前十大IC設計廠商
2016年中國集成電路設計十大企業
▲圖片來源：中國半導體行業協會
全球前十大 IC 設計業者 2017 年第一季的營收，除了聯詠科技的營收較 2016 年同期微幅滑落，其他大廠皆維持成長的態勢，不難看出今年終端市場如數據中心、網通終端產品、網絡基礎建設與車用電子等保有成長動能。
從整體排名來看，全球十家 IC 設計大廠，其營收表現皆有一定的水準，網通基礎建設、數據中心與服務器，皆是現階段帶動博通、英偉達與賽靈思等大廠的營收成長動能，而高通與聯發科之間的競爭，在 Snapdragon 835 逐漸放量之后，兩間公司之間的差距恐將更為明顯。
IC制造
IC制造工藝在之前我們已經講過了，具體可參看下面鏈接：
《“芯”潮澎湃 揭秘集成電路的“廬山真面目”》
IC制造廠商
臺積電的高分紅值得提一下：
▲臺積電歷年以來的分紅殖利率
2016年中國集成電路制造十大企業
▲圖片來源：中國半導體行業協會
IC封裝
IC封裝，就是指把硅片上的電路管腳，用導線接引到外部接頭處，以便與其它器件連接。封裝形式是指安裝半導體集成電路芯片用的外殼。它不僅起著安裝、固定、密封、保護芯片及增強電熱性能等方面的作用，而且還通過芯片上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印刷電路板上的導線與其他器件相連接，從而實現內部芯片與外部電路的連接。
衡量一個芯片封裝技術先進與否的重要指標是芯片面積與封裝面積之比，這個比值越接近1越好。封裝時主要考慮的因素：
芯片面積與封裝面積之比為提高封裝效率，盡量接近1:1；
引腳要盡量短以減少延遲，引腳間的距離盡量遠，以保證互不干擾，提高性能；
基于散熱的要求，封裝越薄越好。
封裝主要分為DIP雙列直插和SMD貼片封裝兩種。
從結構方面，封裝經歷了最早期的晶體管TO（如TO-89、TO92）封裝發展到了雙列直插封裝，隨后由PHILIP公司開發出了SOP小外型封裝，以后逐漸派生出SOJ（J型引腳小外形封裝）、TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）及SOT（小外形晶體管）、SOIC（小外形集成電路）等。
從材料介質方面，包括金屬、陶瓷、塑料、塑料，目前很多高強度工作條件需求的電路如軍工和宇航級別仍有大量的金屬封裝。
封裝發展進程：
結構方面：TO－》DIP－》PLCC－》QFP－》BGA －》CSP
材料方面：金屬、陶瓷－》陶瓷、塑料－》塑料
引腳形狀：長引線直插－》短引線或無引線貼裝－》球狀凸點
裝配方式：通孔插裝－》表面組裝－》直接安裝
具體的封裝形式：
SOP/SOIC（Small Outline Package）封裝：小外形封裝。SOP封裝技術由1968～1969年菲利浦公司開發成功，以后逐漸派生出SOJ（J型引腳小外形封裝）、TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）及SOT（小外形晶體管）、SOIC（小外形集成電路）等。
DIP（Double In-line Package）封裝：即雙列直插式封裝。插裝型封裝之一，引腳從封裝兩側引出，封裝材料有塑料和陶瓷兩種。DIP是最普及的插裝型封裝，應用范圍包括標準邏輯IC，存貯器LSI，微機電路等。
PLCC（Plastic Leaded Chip Carrier）封裝：即塑封J引線芯片封裝。PLCC封裝方式，外形呈正方形，32腳封裝，四周都有管腳，外形尺寸比DIP封裝小得多。PLCC封裝適合用SMT表面安裝技術在PCB上安裝布線，具有外形尺寸小、可靠性高的優點。
TQFP（thin quad flat package）封裝：薄塑封四角扁平封裝，四邊扁平封裝（TQFP）工藝能有效利用空間，從而降低對印刷電路板空間大小的要求。由于縮小了高度和體積，這種封裝工藝非常適合對空間要求較高的應用，如 PCMCIA 卡和網絡器件。幾乎所有ALTERA的CPLD/FPGA都有 TQFP 封裝。
PQFP（Plastic Quad Flat Package）封裝：塑封四角扁平封裝，PQFP封裝的芯片引腳之間距離很小，管腳很細，一般大規模或超大規模集成電路采用這種封裝形式，其引腳數一般都在100以上。
TSOP（Thin Small Outline Package）封裝：薄型小尺寸封裝，TSOP內存封裝技術的一個典型特征就是在封裝芯片的周圍做出引腳， TSOP適合用SMT技術（表面安裝技術）在PCB（印制電路板）上安裝布線。TSOP封裝外形尺寸時，寄生參數（電流大幅度變化時，引起輸出電壓擾動） 減小，適合高頻應用，操作比較方便，可靠性也比較高。
BGA（Ball Grid Array Package）封裝：球柵陣列封裝，采用BGA技術封裝的內存，可以使內存在體積不變的情況下內存容量提高兩到三倍，BGA與TSOP相比，具有更小的體積，更好的散熱性能和電性能。BGA封裝技術使每平方英寸的存儲量有了很大提升，采用BGA封裝技術的內存產品在相同容量下，體積只有TSOP封裝的三分之一；另外，與傳統TSOP封裝方式相比，BGA封裝方式有更加快速和有效的散熱途徑。
IC封裝廠商
隨著2016年全球龍頭日月光與2015年排名第3的矽品合并塵埃落定，封測行業超級巨頭出現，以2015年營收計算占全球28.9%。同期全球營收榜眼安靠也完成了對全球排名第6的日本封測廠商J-Device的100%股權收購，而本土企業長電科技完成收購新加坡廠商星科金朋，排名躍居全球第三。至此，封測行業集中度進一步提升，龍頭優勢更加突出，行業格局日漸明晰，三巨頭格局形成，三家市占率超50%。
2016年中國半導體封裝測試十大企業
▲圖片來源：中國半導體行業協會
中國IC之路
2000年-2015年的16年里，中國半導體市場增速領跑全球，達到21.4%，其中全球半導體年均增速是3.6%，美國將近5%，歐洲和日本都較低，亞太較高13%。就市場份額而言，目前中國半導體市場份額從5%提升到50%，成為全球的核心市場。
從以上數據不難看出，國內半導體產業的增長非常迅猛，國內企業的實力也大幅度提高，但是自主可控程度仍不容樂觀。2015年中國集成電路進口金額為2307億美元，其進口額超過原油，成為我國第一大進口商品，出口集成電路金額693億美元，進出口逆差1613億美元。較大的逆差凸顯半導體市場供需不匹配，嚴重依賴進口的局面亟待改善。
中國半導體業發展有其特殊性存在，行業當前發展與全球不同步，在國際上受到瓦圣納條約控制，涉及國家安全議題；貿易逆差大，市場龐大但是芯片自給率卻低，行業仍需要國家資金推動，另外一頭地方政府也強勢加入競投這一領域。產業仍需要透過政府資金支持，在現階段是有必要，但不能太久，不應該期待“水到渠成”，應該早下決斷，讓企業減少依賴性，迫使企業在競爭中的環境條件下自主決策，真正能在市場競爭中鍛煉成長。因此現階段中國的“幫扶式”發展模式，不能太長久。
此外，中國半導體發展還面臨著美國的強力打壓。此前，特朗普政府對于奧巴馬在半導體領域采取強硬政策對待中國的呼吁表示強力支持，更把中國在該行業投資的潛在影響與全球鋼鐵行業出現的破壞相提并論。
不論在口號還是政策上，美國都在強力阻止中國半導體行業在全球擴張的腳步，先后阻止中資在海外的多次并購（紫光集團收購美國美光、飛兆半導體收購案、德國愛思強收購案），還呼吁同歐盟和其他盟友合作，加強對敏感半導體技術的全球出口管制，并由美國外國投資委員會（CFIUS）繼續嚴格審查中國對該行業的投資。
面對“內憂外患”，中國半導體行業當前要切實做好“追趕者”、“學習者”及“貢獻者”角色。中國市場應該繼續擴大改革開放，用更寬廣的胸懷歡迎來華投資與合作，同時，重視IP保護、融入國際產業鏈，并打擊一切違法行為；此外，更要傳達出行業內的“中國之聲”，要自律、不浮夸、少說大話、實事求是、不卑不亢。