FPGA在高性能數(shù)字信號處理領(lǐng)域越來越受關(guān)注，如無線基站。在這些應(yīng)用中， FPGAs通常被用來和DSP處理器并行工作。有更多的選擇當(dāng)然是好的，但這也意味著系統(tǒng)設(shè)計師需要一個確切的FPGAs及高端DSP信號處理器性能參數(shù)圖。不幸的是，常用的參數(shù)圖在這種情況下都是不可靠的。

　　例如，由于數(shù)字信號處理應(yīng)用程序主要依賴于乘法累加器( MAC )操作， DSP處理器供應(yīng)商和FPGA供應(yīng)商通常將MACs每秒最高運轉(zhuǎn)速度作為數(shù)字信號處理器性能好壞最簡單的評判方式。但僅僅通過MAC吞吐量來預(yù)測數(shù)字信號處理性能是有失公平的，對FPGA和DSP也一樣。這里有幾個原因。

　　MAC計算出來的FPGA性能指數(shù)總是假設(shè)硬連線的數(shù)字信號處理部件是在其最高時鐘速率運行的。在實踐中，典型的FPGA設(shè)計將采用較低的速度。另一方面，使用硬連線原理并不是在FPGA上執(zhí)行實現(xiàn)MAC的唯一方法;另外MAC吞吐量可以通過使用可編程邏輯資源和分布式算法來實現(xiàn)。此外，并不是所有的信號處理算法都采用MAC密集型。例如，Viterbi譯碼，是電信應(yīng)用中的一個關(guān)鍵的DSP算法，并沒有用到MAC系統(tǒng)。

　　另一種用來評估信號處理性能的辦法，是使用普通的DSP功能(如FIR濾波器) 。但是，這種辦法也有缺點。其中一個問題是，每個供應(yīng)商通常使用不同的執(zhí)行方式來執(zhí)行這些功能，也許是使用不同的數(shù)據(jù)寬度、不同的算法或不同的執(zhí)行參數(shù)(如延遲)。這意味著，從不同的供應(yīng)商得出的結(jié)論一般都沒有可比性。此外，小的內(nèi)核功能通常不能作為有效的FPGA基準(zhǔn)，因為在完整的FPGA應(yīng)用中執(zhí)行一個功能的方法往往是完全不同于你單獨執(zhí)行的功能。 (相對于處理器，這些小基準(zhǔn)通常在預(yù)測總體的DSP應(yīng)用程序性能時表現(xiàn)不錯。 )此外，經(jīng)過處理器或FPGA供應(yīng)商執(zhí)行的基準(zhǔn)往往缺乏獨立的核查，因此工程師很難對幾種設(shè)備作出比較。

　　幾年前BDTI公司就意識到建立獨立性是日益迫切需要的，確切來說，面向數(shù)字信號處理應(yīng)用采用蘋果對蘋果的方式來比較FPGA和處理器。 (見側(cè)欄：什么是BDTI ?)為了滿足這一需要， BDTI開發(fā)出一種新的面向應(yīng)用的基準(zhǔn)， BDTI通訊基準(zhǔn)( OFDM )? ，這是基于正交頻分復(fù)用( OFDM )接收器。

　　最近BDTI用BDTI通訊基準(zhǔn)( OFDM )來評估一些新的高性能FPGAs和DSP處理器。整套的標(biāo)準(zhǔn)測試結(jié)果和分析，現(xiàn)刊載于BDTI的報告“DSP的FPGAs實現(xiàn)：第二版”。圖1顯示樣品歸一化，賽靈思SX25和典型的高性能DSP處理器的低成本結(jié)果。

　　正如該圖所示， BDTI公司的標(biāo)準(zhǔn)測試結(jié)果提供了一個戲劇性的證明，在高性能DSP應(yīng)用中使用FPGAs有潛在的成本優(yōu)勢——基于這一基準(zhǔn)，SX25比一般的高性能DSP處理器更符合成本效益，而且不止一個數(shù)量級。

　　設(shè)計人員還需要了解所選擇的處理引擎，將如何影響它們的發(fā)展流程、實施工作和系統(tǒng)設(shè)計。出于這個原因， BDTI的報告探討了質(zhì)的因素，該因素影響決定是否使用一個FPGA ，數(shù)字信號處理，或兩者兼施，并提供指導(dǎo)如何作出明智的選擇。該報告強調(diào)的關(guān)鍵開放性問題，這將影響FPGA在高端的DSP應(yīng)用的長期成功，如FPGA的能量效率和FPGAs的新高層次合成工具的效率。