頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 教程：FPGA對芯片有何影響 FPGA如何實現連接？ FPGA（現場可編程門陣列）自誕生以來就一直在沖擊著專用集成電路（ASIC，ApplicaTIon Specific Integrated Circuit）芯片界的神經。在20世紀80年代中期，RossFreeman和他的同事從Zilog手中購買了這項技術，并著手創辦了針對ASIC仿真和教育市場的Xilinx。（Zilog出自埃克森美孚石油公司，因為在20世紀70年代，人們已經開始擔心石油會在30年后枯竭，這一點在今天仍然適用）。同時，Altera也以類似的技術為核心成立。 發表于：12/20/2022 教程：基于FPGA的Sobel邊緣檢測工作原理 在本項目中，我們將研究如何使用 HLS 構建 Sobel 邊緣檢測 IP 核，然后將其包含在我們選擇的 Xilinx FPGA 中。 發表于：12/20/2022 教程：FPGA高速信號處理的片外靜態時序分析 在高速信號處理時的時許約束不僅僅包括片內時序約束，要想實現高速信號的有效傳輸就必須進行片外靜態時序分析。本文作為在高速信號處理時信號輸入輸出的理論參考，之所以說作為理論參考是因為由于高速信號處理，具體的一些參數無法實際計算出來，只能在理論參考的方向進行不斷嘗試。 發表于：12/20/2022 入門：FPGA知識匯集-FPGA時序基礎理論 對于系統設計工程師來說，時序問題在設計中是至關重要的，尤其是隨著時鐘頻率的提高，留給數據傳輸的有效讀寫窗口越來越小，要想在很短的時間限制里，讓數據信號從驅動端完整地傳送到接收端，就必須進行精確的時序計算和分析。同時，時序和信號完整性也是密不可分的，良好的信號質量是確保穩定的時序的關鍵，由于反射，串擾造成的信號質量問題都很可能帶來時序的偏移和紊亂。因此，對于一個信號完整性工程師來說，如果不懂得系統時序的理論，那肯定是不稱職的。本章我們就普通時序（共同時鐘）和源同步系統時序等方面對系統時序的基礎知識作一些簡單的介紹。 發表于：12/20/2022 教程：AMD-XilinxFPGA解決傳輸中的信號完整性方案 隨著數據帶寬需求的持續增長，數據傳輸從并行變成串行，收發器的速率越來越高，無論在單板內或者通過光纖和背板傳輸，都會帶來一系列信號完整性問題。信號完整性，是指系統電路在信號傳輸過程中保持信號時域和頻域特性的能力。如果信號經過信號線傳輸后依舊能保持其正確的功能特性，即信號在電路中能以正確的時序、幅度、相位等做出相應的動作，就表明該電路有較好的信號完整性。反之，就是信號完整性是有一定的問題的。信號完整性問題如何解決，如何保證誤碼率滿足協議要求，從芯片選型、電路設計，再到PCB Layout的全過程都需要考慮。 發表于：12/11/2022 入門：FPGA/CPLD設計的8個常見問題 這里的面積指一個設計消耗FPGA/CPLD的邏輯資源的數量，對于FPGA可以用消耗的FF（觸發器）和LUT（查找表）來衡量，更一般的衡量方式可以用設計所占的等價邏輯門數。 速度指設計在芯片上穩定運行所能達到的最高頻率，這個頻率由設計的時序狀況來決定，以及設計滿足的時鐘要求：PAD to PAD TIme 、Clock Setup TIme、Clock Hold TIme、Clock-to-Output Delay等眾多時序特征量密切相關。 發表于：12/11/2022 入門：簡談Xilinx FPGA原理及結構 FPGA是在PAL、PLA和CPLD等可編程器件的基礎上進一步發展起來的一種更復雜的可編程邏輯器件。它是ASIC領域中的一種半定制電路，既解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點。 發表于：12/11/2022 入門：FPGA之組合邏輯與時序邏輯、同步邏輯與異步邏輯的概念 如果數字電路滿足任意時刻的輸出僅僅取決于該時刻的輸入，那么該數字電路為組合邏輯電路。相反，如果數字電路任意時刻的輸出不僅取決于當前時刻的輸入，而且還取決于數字電路原來的狀態，那么該數字電路為時序邏輯電路。 發表于：12/11/2022 入門：相比CPU、GPU、ASIC，FPGA的優勢 最近幾年，FPGA這個概念越來越多地出現。例如，比特幣挖礦，就有使用基于FPGA的礦機。還有，之前微軟表示，將在數據中心里，使用FPGA“代替”CPU，等等。 其實，對于專業人士來說，FPGA并不陌生，它一直都被廣泛使用。但是，大部分人還不是太了解它，對它有很多疑問——FPGA到底是什么？為什么要使用它？相比 CPU、GPU、ASIC（專用芯片），FPGA有什么特點？…… 今天，帶著這一系列的問題，我們一起來——揭秘FPGA。 發表于：12/11/2022 入門：了解FPGA比特流結構 比特流是一個常用詞匯，用于描述包含FPGA完整內部配置狀態的文件，包括布線、邏輯資源和IO設置。大多數現代FPGA都是基于SRAM的，包括Xilinx Spartan 和Virtex 系列。在FPGA上電或隨后的FPGA重新配置期間，比特流從外部諸如閃存這樣的非易失性存儲器中讀取，通過FPGA配置控制器的處理，加載到內部的配置SRAM中。 發表于：12/11/2022 ?…6789101112131415…?
