頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 百度發布XPU：AI云計算加速芯片（基于FPGA，256核心） 在加州Hot Chips大會上，百度發布XPU，這是一款256核、基于FPGA的云計算加速芯片。合作伙伴是賽思靈（Xilinx）。百度也在這次的大會上，透露了關于這款芯片的更多架構方面的細節。 發表于：8/24/2017 基于FPGA的免疫層析信號數據采集系統 提出了一種基于FPGA控制的免疫層析信號數據采集系統，系統由免疫層析模擬信號采集模塊、FPGA數字控制模塊和上位機處理模塊組成。FPGA數字控制模塊由A/D驅動、電機驅動和數據傳輸模塊組成，其主要工作流程是電機轉動的同時控制TM7705同步采樣，并在RAM中緩存采樣數據。該系統能夠實現試條檢測的控制，檢測結果表示線性度為R2=0.998，靈敏度為0.027 7 mL/μg，最低檢測濃度為1.95 μg/mL，重復性小于5%。該系統檢測靈敏度較高、一致性穩定，具有較好的實用性和可擴展性。 發表于：8/10/2017 貿澤供貨基于Intel Cyclone V FPGA 的Terasic DE10-Nano套件 2017年8月8日 – 專注于新產品引入 (NPI) 與推動創新的領先分銷商貿澤電子 (Mouser Electronics) 宣布即日起備貨Terasic Technologies的DE10-Nano開發套件。DE10-Nano 套件為Intel® FPGA 設計解決方案網絡的鉑金成員，是基于Intel片上系統 (SoC) FPGA的強大硬件設計平臺，在用戶可定制的器件中同時集成了處理器、多個外設和FPGA體系結構。 發表于：8/8/2017 多通道GNSS數據采集平臺的設計與實現 隨著GNSS系統的發展，多徑效應逐漸成為影響定位精度和可靠性的重要因素之一。為了驗證天線陣列方法對于多徑效應的消除情況，需要對多個天線接收到的數據進行實時同步采集存儲。為了實現這一目標，利用基于PCIE通信總線的FPGA開發板與多路AD采集卡設計并實現了滿足系統要求的數據采集平臺。首先簡要介紹了該采集平臺的結構及PCIE通信鏈路的搭建，然后設計實現了一種數據連續存儲的方法，最后通過實驗驗證了該方法的可行性及采集平臺的整體性能。 發表于：8/4/2017 基于System Generator模型導出法的Boost變換器控制 利用System Generator軟件平臺，實現基于模塊化建模方法的變換器建模，并簡化語言編寫控制系統的復雜過程。研究了從MATLAB-Xilinx環境中導出使用模塊化建模方法搭建的控制算法。通過MATLAB仿真、軟硬件聯合仿真和實驗進行驗證，證明了將控制算法導出使用的可行性。 發表于：8/4/2017 萬人FPGA大賽正式開賽 2017/8/1，蘇州--2017年8月1日，由與非網、愛板網、摩爾吧聯合主辦，Mouser、Lattice、蘇州思得普公司贊助的2017年萬人FPGA挑戰大賽正式啟動，此次大賽的主題為“只有更寬容的平臺，才能造就更強大的人才”，重點面向有意向學習FPGA的各大高校學生以及電子愛好者。 發表于：8/4/2017 各顯神通 集成電路創新人才匯聚濱海新區 我國擁有著全球最大的集成電路市場，同時也對集成電路設計、應用創新高端人才有著極大的需求。在市場需求拉動及國家相關政策的支持下，我國集成電路產業呈現出穩步發展的態勢。 日前，第七屆“大學生集成電路設計?應用創新大賽” 京津冀分賽區總決賽在天津泰達雙創示范區舉行。本次大賽是由由工業和信息化部人才交流中心、北京市教委指導，北京電子學會、IEEE中國、北方芯云科技聯合主辦的集成電路人才培養領域全國知名賽事。 發表于：8/3/2017 第七屆大學生集成電路設計?應用創新大賽京津冀分賽區決賽在天津泰達舉行 第七屆大學生集成電路設計?應用創新大賽是由由工業和信息部人才交流中心、北京市教委指導，北京電子學會，IEEE中國，北方芯云科技聯合主辦的集成電路人才培養領域全國知名賽事。大賽自2011年首次舉辦至今，已經成功召開六屆，吸引了國內近百所高校，數千名電子工程專業的學子參賽，現已成為集成電路教育領域的年度盛事。大賽旨在建設教育界與工業界的交流平臺，開展人才對接，項目合作，業內論壇等服務活動，合作共贏，推進中國集成電路事業發展。 發表于：8/1/2017 基于FPGA的CMOS相機實時數據處理設計 針對CMOS圖像傳感器輸出的LVDS串行數據在傳輸過程中因數據無法對齊引起誤碼率升高，圖像分辨率降低問題，提出一種基于現場可編程門陣列FPGA的CMOS相機實時數據處理研究方案。采用VHDL硬件語言，對數據處理進行模塊化設計，確保高速數據的正確采樣，減少誤碼產生。經軟件仿真及實測表明：該方案設計合理，系統運行穩定可靠，解決了高分辨率圖像在高速傳輸中的數據校正問題，輸出的圖像輪廓清晰、無斑點。 發表于：8/1/2017 FPGA設計需注意的方方面面 不管你是一名邏輯設計師、硬件工程師或系統工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協議的復雜系統中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號完整性和其他的一些關鍵設計問題。不過，你不必獨自面對這些挑戰，因為在當前業內領先的FPGA公司里工作的應用工程師每天都會面對這些問題，而且他們已經提出了一些將令你的設計工作變得更輕松的設計指導原則和解決方案。 發表于：7/20/2017 ?…146147148149150151152153154155…?
