頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 教學：邏輯綜合工具的工作流程 邏輯綜合工具（Logic Synthesizer）是將數字電路的寄存器傳輸級（RTL）描述經過布爾函數簡化和邏輯優化等步驟自動轉換到邏輯門級網表的工具。 發表于：8/24/2022 Linux教學——Linux設備樹基礎知識 傳輸介質的選擇，無論是PCB材料還是電纜類型，都會對系統性能產生很大的影響。盡管任何傳輸介質在GHz頻率都是有損的，但本章提供了一些管理信號衰減的指南，以便為給定的應用獲得最佳性能。 發表于：8/24/2022 FPGA教學——FPGA中的競爭冒險消除 在FPGA的設計中，毛刺現象是長期困擾電子設計工程師的設計問題之，是影響工程師設計效率和數字系統設計有效性和可靠性的主要因素。由于信號在FPGA的內部走線和通過邏輯單元時造成的延遲，在多路信號變化的瞬間，組合邏輯的輸出常常產生一些小的尖峰，即毛刺信號，也容易引起競爭冒險現象，從而使電路工作的穩定性大受影響。 發表于：8/24/2022 FPGA教學——為什么FPGA主頻比CPU慢，但卻可以用來幫CPU加速？ 我們知道，FPGA的頻率一般只有幾百MHz，而CPU的頻率卻高達數GHz。那么，有不少網友心中就有一個疑問：“為什么FPGA主頻比CPU慢，但卻可以用來幫CPU做加速?”。 發表于：8/23/2022 FPGA教學——STA靜態時序分析 靜態時序分析（簡稱STA）是用來驗證數字設計時序的技術之一，另外一種驗證時序的方法是時序仿真，時序仿真可以同時驗證功能和時序?！皶r序分析”這個術語就是用來指代“靜態時序分析“或”時序仿真“這兩種方法之一，簡單來說，時序分析的目的就是為了解決設計中的各種時序問題。 發表于：8/23/2022 FPGA教學——FPGA實現IIC協議 這是FPGA之旅設計的第五例啦！今天給大家帶來的是IIC通信，IIC協議應用非常廣泛，例如與MPU6050進行通信，配置OV5640攝像頭、驅動OLED屏幕等等，都需要使用到IIC協議，所以掌握它是非常必要的，廢話不多說，接著往下看。文末獲取完整代碼。 發表于：8/23/2022 Linux教學——Linux進程調度與性能優化 本次分享將從監控和可觀測性、eBPF安全可觀測性分析、內核安全可觀測性展望三個方面展開。 發表于：8/19/2022 Linux教學——探討內核代碼 在HID 1.0之前，是沒有什么OUT 端點的，都是用端點0來進行數據傳輸，不過端點0有一個問題，他的最大傳輸包的大小有限制。 發表于：8/18/2022 Linux教學——一文讀懂Linux內核內存映射與頁表 一文讀懂Linux內核內存映射與頁表 發表于：8/18/2022 FPGA教學——詳解：模擬信號采樣與AD轉換 詳解：模擬信號采樣與AD轉換 發表于：8/18/2022 ?…16171819202122232425…?
