頭條 開啟工業4.0：集成EtherCAT和萊迪思FPGA實現高級自動化 隨著工業領域向實現工業4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統需求與日俱增。 然而，實施數字化轉型并非總是一帆風順。企業必須在現有環境中集成這些先進系統，同時應對軟件孤島、互聯網時代前的老舊設備以及根深蒂固的工作流程等挑戰。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。 最新資訊 FPGA教學——FPGA和ASIC有何區別 FPGA（Field Programmable Gate Array），即現場可編程門陣列，是一種硬件可重構的體系結構。它是在可編程陣列邏輯 PAL（Programmable Array Logic）、門陣列邏輯 GAL（Gate Array Logic）、可編程邏輯器件 PLD（Programmable Logic Device）等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了全定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 發表于：8/31/2022 FPGA教學——FPGA實現DS18B20溫度采集 第八例啦，本例將介紹如何通過FPGA采集DS18B20傳感器的溫度值。 發表于：8/31/2022 入門：可編程邏輯電路—版圖驗證工具的作用 版圖驗證工具的作用是檢查版圖是否滿足設計規則、電氣規則、版圖與電路圖是否一致等，對于降低設計失敗的風險具有重要作用。 發表于：8/30/2022 教學：FPGA學習-總結fifo設計中深度H的計算 對于fifo來說，H的設置至關重要。既要保證功能性，不溢出丟數，也要保證性能流水。深度設置過小會影響功能，過大又浪費資源。因此，總結下fifo設計中深度H的計算。 發表于：8/30/2022 教學：verilog基礎之規范化參數定義parameter parameter經常用于定義數據位寬，定義時間延遲，在模塊和實例引用時，可以通過參數傳遞，改變被引用的模塊。因此我們盡量把所有的可能變動的參數設置在頂層，一眼明了，方便日后維護。 發表于：8/30/2022 FPGA學習——FIFO深度H的計算 對于fifo來說，H的設置至關重要。既要保證功能性，不溢出丟數，也要保證性能流水。深度設置過小會影響功能，過大又浪費資源。因此，總結下fifo設計中深度H的計算。 發表于：8/29/2022 FPGA教學——如何將易靈思FPGA干到750MHz(1080P顯示) 前陣子寫過一篇文章《如何才能半導體雪崩中活下來》，然后昨天任老爺子就發布了講話，即接下來是全球經濟衰退期，為了保證度過未來三年的“經濟”危機，縮減業務，核心聚焦，不再關注銷售額，而是現金流/利潤為王。 發表于：8/29/2022 教程：可編程USB轉 UART/I2C /SMBusS/SPI/CAN/1 -Wire適配器USB2S結構尺寸及電壓設置 [導讀]通過電壓選擇器跳線可設置 USB2S 的工作電壓，如下圖所示，跳線帽位于 3.3 一側時工作電壓為 3.3V，跳線帽位于 5.0 側時工作電壓為VIN（即USB 供電時的 5.0V）。 設置工作電壓時必須兩個跳線帽同時調整。 本模塊片上芯片均支持 3.0~5.5V 工作電壓，故此當供電 VIN 為 5.5V 以下時可直接使用VIN 或者切換為 3.3V，當使用超過 5.5V 的 VIN 為模塊供電時，必須將跳線切換至 3.3V 工作電壓，否則模塊會損毀。 發表于：8/29/2022 入門：c語言基礎介紹 [導讀]C語言是一門面向過程的、抽象化的通用程序設計語言，廣泛應用于底層開發。C語言能以簡易的方式編譯、處理低級存儲器。C語言是僅產生少量的機器語言以及不需要任何運行環境支持便能運行的高效率程序設計語言。盡管C語言提供了許多低級處理的功能，但仍然保持著跨平臺的特性，以一個標準規格寫出的C語言程序可在包括類似嵌入式處理器以及超級計算機等作業平臺的許多計算機平臺上進行編譯。 發表于：8/28/2022 更新Android 13后，引入了可編程 RuntimeShader 對象 8月22日上午消息，據外媒The Verge消息，此前谷歌為Pixel手機推出了Android 13正式版，帶來了安全和隱私、藍牙、Material You設計等方面的一些改進。但似乎也帶來了一些bug，部分用戶反映更新后自己Pixel手機的無線充電功能不能用了。 發表于：8/27/2022 ?…14151617181920212223…?
