頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 靈活“穿梭”在攝像機中，Lattice秀FPGA安防應用成果 FPGA自誕生以來，就憑借其靈活性在眾多領域發光發熱。隨著安防與監控應用對各種性能要求的提高，FPGA在該領域也越來越多的被采用。近日，在北京舉辦的中國國際社會公共安全產品博覽會（安博會）上，萊迪思（Lattice）就展示了采用其低密度和超低密度FPGA的新型攝像機設計解決方案和HDR-60開發套件 發表于：12/7/2012 CPLD器件測試系統 以Lattice公司的ispLSI1032E為被測對象，設計出一套測試裝置，對該芯片的性能指標和可能出現的故障進行測試。本裝置只需配置三次電路和施加相應的測試向量就能對芯片進行全面的測試，提高了測試效率，實用價值很高。 發表于：12/6/2012 C波段寬帶頻率源及其測試系統設計 為了設計一個C波段寬帶頻率源，采用了基于鎖相環配合寬帶VCO的方法。該方法使用的PLL芯片為HMC702，VCO為HMC586，控制端采用FPGA寫寄存器。頻率源測試時采用PC串口轉SPI協議的方法。實驗結果顯示, 最差相位噪聲為-88.2 dBc/Hz@10 kHz，雜散抑制度為-62.7 dBc， 從4 GHz到6 GHz的變頻時間為20.6 μs。 發表于：12/5/2012 萊迪思半導體公司將在2013國際消費電子展（CES 2013）上展示“移動應用創新”解決方案 萊迪思半導體公司（NASDAQ: LSCC）今日宣布將于1月8日至11日在拉斯維加斯舉辦的消費電子展（CES）上召開一個見面會，屆時將展示一些新的基于FPGA的設計解決方案，適用于消費電子和移動設備。萊迪思展示廳位于拉斯維加斯酒店東樓2980號套房。若您希望預約一個時間來參觀萊迪思展廳，并探討移動創新可以如何幫助您解決具體的設計難題 發表于：12/5/2012 小型雷達環境模擬器雙波段快速跳頻模塊設計 設計了一種雷達環境模擬器高性價比雙波段寬帶快速跳頻模塊。采用DDS+倍頻鏈技術，實現了輸出射頻信號在C、X波段的頻率跳變。其頻帶較寬，跳頻時間小于5 μs，輸出雜散抑制優于-50 dBc，相位噪聲優于－70 dBc/Hz@10 kHz，頻率分辨率小于10 Hz，輸出功率可控。該系統體積小、成本低，易于生產實現，可廣泛應用于部隊雷達的抗干擾訓練和檢測。 發表于：12/4/2012 基于6416和FPGA的手部三模態識別裝置設計與實現 介紹了將手形、掌紋和手掌靜脈身份識別理論與FPGA和DSP數字處理系統相結合構成能夠方便用于門禁、考勤等的具有高可靠性和高安全性要求的快速身份識別裝置。裝置采用可見光和近紅外雙攝像頭提高對手形、掌紋和手掌靜脈圖像的有效獲取。利用FPGA實現雙攝像頭圖像數據的同步采集、數據緩存以及對液晶顯示屏、補光系統等的控制，以減少DSP的負擔，使DSP能夠專注于對手形、掌紋和手掌靜脈的數據處理識別工作，保證系統運行的實時性。 發表于：12/3/2012 基于ARM和FPGA的高擴展性超聲檢測模塊設計與實現 介紹了一種以ARM和FPGA聯合作為中央控制處理單元的4路超聲探傷模塊。給出了其整體結構方案，闡述了以4路超聲模擬信號為一組的多路超聲探傷模塊硬件擴展的設計思路和實現方案，討論了FPGA對高速LVDS數據的采集、處理、時序同步功能的實現，ARM與FPGA之間總線接口的實現，ARM嵌入式系統功能以及網絡通信功能的實現。實際應用表明，該功能模塊能達到預期的設計要求，并能方便地實現硬件擴展。 發表于：12/3/2012 基于FPGA的混合遙測數據復接技術的研究 在進行多路傳輸的PCM 遙測系統中，為了節省信道資源, 降低調制解調設備的復雜度, 遙測數據復接系統得到了廣泛應用。混合信號處理首先需要進行數字化再交給FPGA并且與之交互。基于FPGA的數字復接系統具有模塊化設計，通過建立一個組幀模型完成多路復用。最后在Quartus II集成環境下進行了系統的綜合、布局布線及時序仿真。仿真結果驗證了輸入與輸出的邏輯關系，并且下載到開發板中進行了板級驗證，其功能穩定可靠。 發表于：11/30/2012 一種高效二維小波分解算法的FPGA實現 針對現有二維提升小波變換實現過程中存在的大量過程數據存儲及關鍵路徑延時較長的問題，提出一種直接進行二維變換的VLSI架構。采用Altera公司Cyclone II系列FPGA EP2C35F672C6對架構進行實現和驗證，在純計算邏輯下二維小波變換時鐘頻率可達到157.78 MHz。 發表于：11/30/2012 基于實時小波算法的暫態擾動檢測的FPGA實現 通過實時小波算法在FPGA中的實現來檢測暫態電能質量問題。采用高、低通分解濾波器來實現小波變換算法，以DB5小波為基函數，通過對暫態電能質量中五種擾動信號建立分析模型進行仿真并基于FPGA硬件平臺進行模擬電能信號測試。對比信號源與測試結果中奇異點起止與持續時間，結果證明了該方法的準確性和可行性。 發表于：11/30/2012 ?…246247248249250251252253254255…?
