| 基于DE2開發(fā)板的計(jì)算器設(shè)計(jì) | |
| 所屬分類：解決方案 | |
| 上傳者：hbcxzcj | |
| 文檔大小：437 K | |
| 標(biāo)簽： Altera Verilog Quartus II | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本設(shè)計(jì)是使用verilog編寫一個(gè)運(yùn)算系統(tǒng)，其功能是實(shí)現(xiàn)4位整數(shù)的加、減、乘、除運(yùn)算。運(yùn)算時(shí)通過矩陣鍵盤輸入運(yùn)算類型和運(yùn)算所需要的數(shù)據(jù)，然后通過內(nèi)部電路處理，并將計(jì)算的結(jié)果送于LCD1602顯示。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2