| 射頻模塊中晶振對電磁兼容影響研究 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：7746 K | |
| 標(biāo)簽： 電磁兼容 電磁干擾 數(shù)模混合 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了一種SoC芯片時(shí)鐘方案，并設(shè)計(jì)了兩種版圖方案。針對模塊中產(chǎn)生電磁干擾的原因進(jìn)行分析，通過判斷信號間隔離度仿真結(jié)果，可提前識別版圖方案中是否存在信號間干擾風(fēng)險(xiǎn)，進(jìn)而惡化SoC芯片輸出模擬信號質(zhì)量。根據(jù)信號間隔離度仿真結(jié)果指導(dǎo)版圖設(shè)計(jì)，并給出優(yōu)化版圖方法，改善了信號間隔離度性能。測試結(jié)果表明，版圖設(shè)計(jì)兩種方案的仿真結(jié)果與實(shí)測結(jié)果吻合，驗(yàn)證了仿真結(jié)果的準(zhǔn)確性、可參考性。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2