| 基于EAPR的局部動態(tài)自重構(gòu)系統(tǒng)的實現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大小：482 K | |
| 標簽： 現(xiàn)場可編程門陣列 早期獲取部分可重構(gòu) 自重構(gòu) | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在早期獲取部分可重構(gòu)EAPR（Early Access Partial Reconfiguration）方法的基礎(chǔ)上，研究實現(xiàn)局部動態(tài)自重構(gòu)系統(tǒng)的方法和流程。設(shè)計的系統(tǒng)有兩個可重構(gòu)區(qū)域，每個區(qū)域有兩個重構(gòu)模塊，利用Virtex-4上集成的PowerPC硬核微處理器控制內(nèi)部配置訪問端口ICAP（Internal Configuration Access Port）完成自重構(gòu)。通過在Xilinx ML403開發(fā)板上進行驗證，實現(xiàn)了系統(tǒng)的自重構(gòu)功能。系統(tǒng)對部分資源的分時復(fù)用提高了系統(tǒng)的資源利用率，高的配置速率縮短了系統(tǒng)的配置時間。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
現(xiàn)場可編程門陣列 相關(guān)資源
- 基于芯粒的Flash FPGA驅(qū)動測試技術(shù)
- 基于ATE的千級數(shù)量管腳FPGA多芯片同測技術(shù)
- 基于以太網(wǎng)的FPGA遠程調(diào)試系統(tǒng)設(shè)計
- 基于FPGA的萬兆以太網(wǎng)UDP協(xié)議通信接口設(shè)計
- 皮秒級多脈沖時間間隔大量程時間測量系統(tǒng)設(shè)計
- 軌道動靜結(jié)合快速檢測多源數(shù)據(jù)采集模塊設(shè)計
- 一種基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計
- 基于EAPR的局部動態(tài)自重構(gòu)系統(tǒng)的實現(xiàn)
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2