欧美成人精品网站播放,欧美国产一区二区,欧美激情一区二区三区在线

私有云環(huán)境下基于加密體制的訪問控制應用研究[通信與網(wǎng)絡][其他]

隨著云計算技術的廣泛應用，云中的數(shù)據(jù)安全問題逐漸引起重視，尤其是在政務、銀行、企業(yè)、軍隊等私有云領域內(nèi)，對數(shù)據(jù)資源的安全、高效、準確應用要求極高。基于此背景，研究私有云環(huán)境下基于密文的訪問控制技術，首先介紹了傳統(tǒng)訪問控制原理與典型模型，然后分析在私有云環(huán)境下的應用特點，在此基礎上提出基于加密體制的訪問控制應用方案，并對其應用流程進行分析。

發(fā)表于：7/11/2019 11:39:00 AM

類Minkowski分形天線的分析與設計[通信與網(wǎng)絡][其他]

為了實現(xiàn)一款天線在ISM2.4G(2.4～2.483 5 GHz)、Bluetooth、GPS、WLAN(2.4～2.48 GHz)等多頻段同時工作，設計了基于分形理論的類Minkowski分形微帶天線，方案中對原有的Minkowski分形結構和接地板進行改進。通過仿真分析與優(yōu)化設計使得天線尺寸縮減至90 mm×71 mm×1.6 mm，諧振頻率為2 GHz，工作在0.93 GHz～3.02 GHz頻段，相對帶寬為105.82%，最大增益可達1.89 dB。最終天線能夠進行良好的阻抗匹配，對天線帶寬進行展寬，達到了超寬頻帶天線的要求。

發(fā)表于：7/11/2019 11:10:00 AM

一種低存儲容量Turbo碼譯碼器結構設計及FPGA實現(xiàn)[通信與網(wǎng)絡][其他]

為滿足高性能低功耗無線通信的要求，基于反向重算和線性估算的Turbo碼譯碼器結構，通過改變其前向狀態(tài)度量的存儲方式，提出了一種低存儲容量的低功耗譯碼器結構設計方案，并給出了FPGA實現(xiàn)結構。結果表明，與已有的Turbo碼譯碼器結構相比，本設計的譯碼器結構使存儲容量降低了65%，譯碼性能與Log-MAP算法接近；并且在25 MHz、50 MHz、75 MHz、100 MHz、125 MHz頻率下，較傳統(tǒng)的譯碼器結構相比，動態(tài)的存儲容量功耗均下降50%左右，而總功耗分別降低了4.97%、8.78%、11.93%、14.18%、14.65%。

發(fā)表于：7/10/2019 2:21:00 PM

子陣級LCMV循環(huán)優(yōu)化自適應波束形成算法研究[通信與網(wǎng)絡][其他]

在傳統(tǒng)LCMV波束形成器以及子陣空間部分自適應陣的基礎上，提出了一種新穎的降維方法。首先將大規(guī)模陣列按照子陣劃分的某種規(guī)則劃分為若干組子陣列，每一組子陣列使用相同的權值。在權值優(yōu)化過程中，每一次只更新權向量的一部分，通過多次迭代更新使系統(tǒng)搜索得到最優(yōu)權值，避免了全維相關矩陣的求逆運算。實驗結果表明，與傳統(tǒng)方法相比，該方法在大規(guī)模陣列波束形成時能夠獲得更高的信干噪比，并減小了求逆矩陣的維數(shù)，在一定程度上降低了計算復雜度及硬件成本。

發(fā)表于：7/10/2019 1:53:00 PM

基于FPGA的高清視頻采集系統(tǒng)設計[可編程邏輯][工業(yè)自動化]

設計了一種基于HDMI接口的全高清(分辨率1 920×1 080)視頻采集與顯示系統(tǒng)，該系統(tǒng)以Xilinx公司Spartan6系列FPGA作為控制芯片，采用500萬像素級別CMOS攝像頭OV5640作為前端數(shù)據(jù)源，能夠采集全高清視頻信號；為了解決由于高速大容量視頻數(shù)據(jù)緩存容量和速率不足導致的拖影現(xiàn)象，該系統(tǒng)采用了一塊Micron公司4 Gbit容量的DDR3 SDRAM作為緩存介質，再結合乒乓操作，能妥善解決高速大容量數(shù)據(jù)的緩存問題；該系統(tǒng)選用Silion Image公司的SiI9134作為HDMI接口芯片，能有效支持全高清視頻信號輸出。該系統(tǒng)可應用于軍用監(jiān)控系統(tǒng)、民用多媒體系統(tǒng)以及醫(yī)學等領域。

發(fā)表于：7/9/2019 10:43:00 AM

基于TMS320C6748的多路串行通信接口設計與實現(xiàn)[測試測量][工業(yè)自動化]

在嵌入式飛行控制系統(tǒng)中，為了滿足小型化和集成化的要求，需要控制多個串口與外部設備通信。采用TMS320C6748作為核心處理器，通過EMIF總線實現(xiàn)和異步通信協(xié)議芯片TL16C754并行通信，采用3-8譯碼器74LS138擴展多位片選信號，實現(xiàn)集成擴展多路串行通信接口的功能。底層驅動基于TI的實時操作系統(tǒng)內(nèi)核SYS/BIOS進行開發(fā)，可減小設計的難度，并縮短了開發(fā)周期。試驗結果表明，該設計方法能夠實現(xiàn)多路數(shù)據(jù)的完整接收，數(shù)據(jù)傳輸完整可靠。

發(fā)表于：7/9/2019 10:34:00 AM

一種基于MDP理論的武器火控系統(tǒng)精度可靠性增強方法研究[測試測量][其他]

火控系統(tǒng)的精度是一個非常重要的戰(zhàn)術技術指標，而慣導系統(tǒng)的可靠性則對保證火控系統(tǒng)的精度起著重要的作用，冗余技術是提高慣導系統(tǒng)可靠性的有力保證。以陀螺儀為例建立了慣性導航設備冗余度優(yōu)化設計的馬氏決策控制模型，并進行了驗證分析，證明對此模型應用策略迭代算法的科學性與合理性。仿真結果表明，所建立的模型能夠反映慣性導航設備冗余度優(yōu)化設計的實質，仿真結果能夠為SINS(捷聯(lián)慣性導航系統(tǒng))冗余結構性設計提供一定的工程參考。

發(fā)表于：7/8/2019 1:40:00 PM

基于SRAM型FPGA的實時容錯自修復系統(tǒng)設計方法[可編程邏輯][其他]

為提高輻射環(huán)境中電子系統(tǒng)的可靠性，提出了一種基于SRAM型FPGA的實時容錯自修復系統(tǒng)結構和設計方法。該設計方法采用粗粒度三模冗余結構和細粒度三模冗余結構對系統(tǒng)功能模塊進行容錯設計；將一種細粒度的故障檢測單元嵌入到各冗余模塊中對各冗余模塊進行故障檢測；結合動態(tài)部分重構技術可在不影響系統(tǒng)正常工作的前提下實現(xiàn)故障模塊的在線修復。該設計結構于Xilinx Virtex-6 FPGA中進行了設計實現(xiàn)，實驗結果表明系統(tǒng)故障修復時間和可靠性得到顯著提高。

發(fā)表于：7/8/2019 1:27:00 PM

一種基于數(shù)據(jù)存儲的流水SHA256硬件實現(xiàn)電路[模擬設計][其他]

提出了一種新型的基于數(shù)據(jù)存儲的SHA256全流水數(shù)據(jù)迭代方式。在全流水SHA256結構中，數(shù)據(jù)壓縮器中的狀態(tài)寄存器每次更新時只需要計算A和E，而狀態(tài)寄存器B-D和F-H則可以直接從前一輪中的A-C和E-G得到。且每輪新產(chǎn)生的A和E在經(jīng)歷四級流水傳遞后將不再被使用，因此A和E生命周期為4個時鐘周期。在傳統(tǒng)數(shù)據(jù)迭代的方式中，每次數(shù)據(jù)更新將會導致A-H共8組寄存器同時翻轉。因此，為了減小寄存器的翻轉次數(shù)，繼而降低寄存器的翻轉功耗，提出了一種存儲方案，即采用鎖存器存儲每級新產(chǎn)生的A和E，當后級需要使用時，通過選擇器選擇前級鎖存器存儲的A和E數(shù)據(jù)，用于產(chǎn)生本級新的A和E。由此，在進行數(shù)據(jù)迭代時，每輪只有A和E兩組存儲器更新，從而可以降低電路的動態(tài)功耗。在所提方案中，采用鎖存器代替觸發(fā)器作為存儲單元，同時通過由傳輸門構成的選擇器來實現(xiàn)數(shù)據(jù)的選擇。仿真結果表明：在28 nm工藝下，采用數(shù)據(jù)存儲代替寄存器翻轉后的SHA256全流水結構功耗降低約27.5%，面積減少約49.2%。

發(fā)表于：7/6/2019 11:47:00 AM

基于深亞微米的低成本高可靠BOD電路[嵌入式技術][其他]

經(jīng)常在MCU等應用系統(tǒng)中遇到系統(tǒng)電源電壓出現(xiàn)欠壓或意外掉電的情況，導致MCU的程序“跑飛”或丟失重要的數(shù)據(jù)。為了盡量避免這些情況的出現(xiàn)，掉電檢測電路能夠檢測到系統(tǒng)供電電源異常，以提高系統(tǒng)的抗干擾能力和穩(wěn)定性。提出一種基于180 nm工藝設計的掉電檢測電路，具有結構簡單、工作穩(wěn)定可靠、版圖面積小的優(yōu)點，可集成在MCU等微處理器內(nèi)部，實現(xiàn)對系統(tǒng)電源電壓監(jiān)測，減少系統(tǒng)的外圍器件，降低系統(tǒng)成本。該電路結構可以非常容易地遷移至其他工藝節(jié)點，具備良好的工藝遷移特性和應用廣泛性。

發(fā)表于：7/6/2019 10:27:00 AM