一種基于MCU芯片的FPGA原型驗(yàn)證平臺設(shè)計
2022年電子技術(shù)應(yīng)用第9期
張文文，唐映強(qiáng)
無錫中微愛芯電子有限公司，江蘇 無錫214072
摘要： 為了縮短MCU芯片開發(fā)周期，提出了一種基于MCU芯片F(xiàn)PGA原型驗(yàn)證平臺設(shè)計。該設(shè)計是將傳統(tǒng)FPGA原型驗(yàn)證過程中使用FPGA的RAM原型替換程序存儲單元，改為使用FPGA雙端口RAM替換。其中一個端口控制按照傳統(tǒng)的接入方法,另一端口控制信號接到專門的控制邏輯上，獨(dú)立控制，而且不影響原MCU芯片功能。該方法不僅節(jié)省多次FPGA綜合實(shí)現(xiàn)的時間,而且可以靈活實(shí)時監(jiān)測RAM，方便查錯。同時該方法具有通用性，可移植到類似的SoC系統(tǒng)架構(gòu)FPGA原型驗(yàn)證系統(tǒng)中去。
中圖分類號： TP368.1
文獻(xiàn)標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.222635
中文引用格式： 張文文，唐映強(qiáng). 一種基于MCU芯片的FPGA原型驗(yàn)證平臺設(shè)計[J].電子技術(shù)應(yīng)用，2022，48(9)：59-62.
英文引用格式： Zhang Wenwen，Tang Yingqiang. A FPGA prototype verification platform design based on MCU chip[J]. Application of Electronic Technique，2022，48(9)：59-62.
文獻(xiàn)標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.222635
中文引用格式： 張文文，唐映強(qiáng). 一種基于MCU芯片的FPGA原型驗(yàn)證平臺設(shè)計[J].電子技術(shù)應(yīng)用，2022，48(9)：59-62.
英文引用格式： Zhang Wenwen，Tang Yingqiang. A FPGA prototype verification platform design based on MCU chip[J]. Application of Electronic Technique，2022，48(9)：59-62.
A FPGA prototype verification platform design based on MCU chip
Zhang Wenwen，Tang Yingqiang
Wuxi i-CORE Electronics Co.，Ltd.，Wuxi 214072，China
Abstract： In order to shorten the development cycle of Microcontroller Unit(MCU) chip,this paper proposes a Field Programmable Gate Array(FPGA) prototype verification platform design based on MCU chip.The design is to change the FPGA Random Access Memory(RAM) IP replace program storage unit used in the traditional FPGA prototype verification process into the FPGA dual port RAM IP. One port is controlled according to the traditional method,and the other port control signal is connected to the special control logic for independent control without affecting the function of the original MCU.The method not only saves the times of multiple FPGA synthesis,but also can monitor RAM in real time,which is convenient for error detection.At the same time,this method is universal and can be transplanted to FPGA prototype verification based on similar System on Chip(SoC) architecture.
Key words : MCU chip；FPGA prototype；verification platform；dual port RAM；reusable
0 引言
隨著對各種功能微控制單元(Microcontroller Unit，MCU)芯片的市場需求增加，怎么縮短MCU芯片開發(fā)周期成為搶占市場一個關(guān)鍵難點(diǎn)。MCU芯片驗(yàn)證在研發(fā)中所占的比例越來越重，占據(jù)了整個研發(fā)周期的70%以上，縮短驗(yàn)證周期就是直接有效的辦法[1-3]。通常進(jìn)行前仿真驗(yàn)證功能，后仿真驗(yàn)證時序性能，而仿真速度太慢，在遇到問題改設(shè)計后，如果只選擇驗(yàn)證修改部分的功能，驗(yàn)證覆蓋率達(dá)不到會減小流片的成功率。
用現(xiàn)場可編程邏輯門陣列(Programmable Gate Array，F(xiàn)PGA)驗(yàn)證功能可以比軟件仿真速度高出4～6個數(shù)量級[4]，填補(bǔ)了仿真環(huán)境與實(shí)際芯片的巨大差距。對于仿真時間限制不能遍歷的情況，FPGA原型驗(yàn)證都可以輕松完成。同時，F(xiàn)PGA可以給軟件設(shè)計人員提供硬件驗(yàn)證平臺，軟件和芯片同時開發(fā)可以加快產(chǎn)品的面市時間。
綜上可見FPGA原型驗(yàn)證平臺[5-7]的構(gòu)建在整個開發(fā)過程的重要性。如何快速構(gòu)建FPGA原型驗(yàn)證平臺，使其能擔(dān)此重任，正是本設(shè)計的初衷。
本文詳細(xì)內(nèi)容請下載：http://www.xxav2194.com/resource/share/2000004922。
作者信息：
張文文，唐映強(qiáng)
(無錫中微愛芯電子有限公司，江蘇 無錫214072)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。