頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 智能車路徑識別與控制性能提高方法研究及實現 為提高智能車路徑識別的準確性、實時性和魯棒性，采用“圖像采集—圖像處理”交叉執行的方式，同時在圖像處理階段采用跟蹤邊緣檢測算法，并將模糊控制算法和PID算法進行整合。整體實驗結果表明，智能車的速度提高了33.3%，準確率提高了35.7%。本研究中的智能車系統可發展應用于現代汽車的輔助駕駛系統，提高智能交通的安全性。 發表于：1/26/2016 基于多核DSP互聯架構的SAR處理研究與設計 提出了一種基于多核DSP互聯架構的SAR成像處理方案。首先，介紹了一種基于方位子塊插值的PFA實時成像算法。其次，研究了TI多核DSP TMS320C6678的處理性能，介紹了一種典型的RapidIO互聯架構，并進一步提出基于該架構的SAR成像處理方案。最后，通過給出SAR成像結果并對比傳統解決方案，證明了該處理方案的有效性和先進性。 發表于：1/21/2016 核高基項目首顆高性能FPGA芯片面世 “兩千萬門級，集成6.5G bps高速Serdes、硬核PCIe以及DDR3/2控制器和PHY，CME-C1在關鍵技術指標上達到了國內領先，可實現對同行競爭對手中端FPGA 芯片的部分替代，有效填補國產FPGA的市場空白。”核高基國家科技重大專項FPGA研發及產業化應用課題負責人、京微雅格市場副總裁王海力激動地說。 發表于：1/21/2016 蛙跳螢火蟲算法及其在無線電頻譜分配中的應用 螢火蟲算法是一種生物群智能的隨機優化算法，該算法通過模擬螢火蟲在覓食、擇偶中產生熒光而相互吸引、移動、合作等行為來解決最優化問題。雖然該算法具有設置參數少、原理簡單、更新公式清晰等優點，但是存在著種群過早收斂到局部最優解或者種群收斂速度慢等問題。為此本文提出蛙跳螢火蟲算法。該算法利用蛙跳的分群思想來優化螢火蟲算法。利用蛙跳算法對種群進行分群和局部深度優化，不斷地迭代以尋得最優解。在對蛙跳螢火蟲算法研究的基礎上把它應用于無線電頻譜分配中，獲得比較滿意的頻譜分配方式。 發表于：1/20/2016 中國自主知識產權的FPGA產品又創新高 2016年1月19日，京微雅格（北京）科技有限公司今日召開“國家科技重大專項核高基項目首顆高性能FPGA芯片暨京微雅格CME-C1（祥云）系列新品發布會”，宣布其面向大容量FPGA市場的“云”系列首款FPGA芯片，CME-C1（祥云）正式發布。武漢虹信通信技術有限公司、普天信息技術研究院、遼寧聚龍金融設備股份有限公司等產業代表，媒體代表近百名嘉賓出席了此次發布活動。 發表于：1/20/2016 京微雅格CME-C1的五大典型應用介紹 CME-C1是京微雅格新近推出的高性能大容量“云”系列首顆產品，邏輯容量折合2000萬門級。CME-C1采用TSMC 40nm先進工藝，采用全新的6輸入查找表架構，獨創36x18的DSP單元，內嵌大容量每塊18K位ram，高速串行接口可達6.5Gbps，通用差分I/O可達1.3Gbps，同時還內置硬核PCIe支持5G速率Gen2、DDR3/2控制器以及PHY讀寫速率可達1333Mbps，各項指標均達國內領先水平。 發表于：1/20/2016 多核同時多線程處理器的線程調度器設計 多核同時多線程處理器（SMT_PAAG）是用于圖形、圖像及數字信號處理的一種多核處理器。基于這種處理器提出了一種硬件線程調度器，該調度器采用同時多線程技術，最多可同時執行四個線程，支持八個線程阻塞模式下的快速上下文切換。這樣避免了因阻塞帶來的等待問題，能夠有效提高處理器的工作效率和資源利用率。通過在處理器上運行圖形處理算法進行性能評測。結果表明，SMT-PAAG處理器通過挖掘指令級并行和線程級并行，將處理器的性能提高了69.25%。 發表于：1/18/2016 基于UVM和Matlab搭建的DVB-S編碼調制系統驗證平臺 提出了一種用于測試一個DVB-S編碼調制系統的功能驗證平臺。該平臺使用高級驗證方法學（Universal Verification Methodology，UVM）搭建了驗證平臺的主要結構，并在驗證平臺中使用外接Matlab作為復雜數字信號處理的參考模型。介紹了功能驗證平臺的主要結構和組件的設計，詳細介紹了UVM通過直接編程接口（Direct Programming Interface，DPI）以C++為橋梁與Matlab連接的設計方法。通過實際仿真驗證比較，使用這種方法搭建的聯合平臺比純硬件語言Verilog語言搭建的仿真驗證平臺在驗證時間上縮短了近50%，避免了對復雜信號處理驗證模型的硬件語言設計，提高了針對復雜信號處理系統驗證平臺的搭建效率。 發表于：1/15/2016 艾睿電子和Microsemi推出全新Arrow-Built SF2+開發套件 2016年1月5日 - 香港，艾睿電子公司（NYSE：ARW）宣布，艾睿不斷增加的開發套件組合又增加了新的產品：Arrow-built SF2+開發套件，它采用Microsemi的SmartFusion?2片上系統（SoC）現場可編程門陣列（FPGA）、Microsemi的Timberwolf? 音頻處理器和Microsemi的LX系列功率器件。SF2+開發套件是期待提升至下一級集成設計的軟件和硬件工程師的理想選擇。 發表于：1/5/2016 一種改進SOM的雙目視覺特征點快速匹配方法 針對未知非結構化室內環境中雙目視覺機器人路標特征匹配的問題進行了研究，提出了基于改進自組織映射網絡（Self-Organizing Map，SOM）的雙目視覺特征點快速匹配方法。對雙目視覺獲取的環境圖像提取SIFT特征向量作為改進SOM的輸入，利用獲勝者計算技術完成對輸入SIFT特征點的快速匹配，SOM競爭學習過程中用街區距離與棋盤距離的線性組合作為相似性度量函數。實驗結果表明，所提方法在路標特征匹配的時間和效果上優于傳統SIFT和SURF特征匹配的方法，且能滿足實時性要求。 發表于：1/4/2016 ?…171172173174175176177178179180…?
