頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 一種基于FPGA的實時NPR系統(tǒng) 在進行非真實感渲染（NPR）處理時需要大量的計算，這對高幀率、高分辨率的視頻做實時的NPR渲染是一個難題。根據FPGA以并行運算為主的特點，對傳統(tǒng)的NPR算法做了改進和簡化，最終設計了一種基于FPGA的實時NPR系統(tǒng)。實驗結果表明，該系統(tǒng)對高幀率、高分辨率的視頻做實時NPR處理具有運算速度快、系統(tǒng)穩(wěn)定等特點，同時還具有體積小、便于攜帶等優(yōu)點。 發(fā)表于：12/23/2015 遠程自修復光伏發(fā)電監(jiān)測系統(tǒng)設計 針對光伏發(fā)電監(jiān)測系統(tǒng)現場故障維護成本高問題，提出一種基于可編程器件的遠程自修復光伏發(fā)電監(jiān)測系統(tǒng)。該系統(tǒng)實現了光伏發(fā)電系統(tǒng)電壓、電流、溫度、濕度、光照強度實時采集、處理、遠程傳輸以及調理電路在線故障監(jiān)測及自修復，研究了可編程模擬陣列調理電路的故障診斷及自修復方法。實驗表明，該光伏發(fā)電監(jiān)測系統(tǒng)實現了各參數準確、高效采集及遠程傳輸，具有設計簡單、開發(fā)周期短、適應性強、運行穩(wěn)定、功耗低等特點。 發(fā)表于：12/23/2015 基于恒流模式的比例閥控制系統(tǒng)的設計 針對傳統(tǒng)的采用PID控制技術的比例閥控制系統(tǒng)在控制性能要求較高的場合不能滿足要求的問題，提出一種基于恒流模式控制的比例閥控制系統(tǒng)的設計方案，分析了恒流模式的控制原理及其數學模型，詳細介紹了系統(tǒng)控制電路的設計以及采用STM32F103VET6實現數據校正算法。實際應用表明，采用恒流模式對比例閥的壓力和流量進行控制具有價格低廉、重復性好、功耗小、抗干擾能力強等優(yōu)點 發(fā)表于：12/23/2015 基于RESTful架構的RSS訂閱服務 介紹了快速獲取信息和網站內容的最新更新的一種新技術——簡易信息聚合技術（RSS）的基本原理和主要功能；分析了Windows Communication Foundation RESTful架構在資源調用、特定環(huán)境下服務集成、數據傳輸等方面的優(yōu)勢。結合WCF分布式網絡的開發(fā)工具，詳細闡述了在.NET平臺下對RSS技術的融合和支持，并通過實例進一步說明.NET平臺對RSS源的解析和實現過程。 發(fā)表于：12/22/2015 大學生勤工助學平臺網站設計與實現 通過對高校勤工儉學學生的調查研究，設計出一種基于瀏覽器/服務器（B/S）模式的高校勤工助學網站。采用ASP作為開發(fā)工具，ACCESS作為后臺數據庫管理，建立一個為大學生提供勤工助學、招聘求職等信息的發(fā)布網站，主要包括兼職須知、發(fā)布招聘、求職中心、勤工風采、勤工通告中心等模塊。學生可以網上申請勤工助學崗位、校內外單位可以在網上發(fā)布勤工助學招聘信息，方便了學生求職。 發(fā)表于：12/22/2015 是德科技發(fā)布 AXIe 寬帶數字接收機支持多通道數據流盤功能 2015 年 12 月 18 日，北京――是德科技公司（NYSE：KEYS）日前發(fā)布 M9703B AXIe 高速數字化儀/寬帶數字接收機的多模塊同步功能，借以此功能可以增加 M9703B 數據流盤通道的數量。新的捆綁選件（-CB1/-CB2）支持 5G、雷達和衛(wèi)星通信以及航空航天與國防領域所應用的多通道相位相干數字下變頻（DDC）應用。 發(fā)表于：12/21/2015 第一屆5G算法創(chuàng)新大賽推動廣泛研究，助力5G發(fā)展 2015年12月18日，西安 —— 今天，Altera公司 (NASDAQ: ALTR) 公布第一屆5G算法創(chuàng)新大賽最終結果。該大賽是業(yè)界首個旨在促進研究機構與企業(yè)結合、激發(fā)創(chuàng)新、推進5G研究發(fā)展的競賽。第一屆5G算法創(chuàng)新大賽由Altera、西安電子科技大學、友晶科技主辦，華為、英特爾、展訊等公司贊助。自今年5月啟動以來，大賽吸引了來自全國31個城市76所大學184支隊伍，共462名學生參賽，基于Altera的FPGA開發(fā)板，完成三種5G在研的新空口核心算法，即SCMA（稀疏碼多址接入）、F-OFDM（可變子載波帶寬的非正交波形）和Polar Code（極化碼）的鏈路仿真、與FPGA實現。經過歷時半年多的比賽，共有30支隊伍進入決賽，其中20支隊伍榮獲5G算法創(chuàng)新大賽一、二、三等獎，13支隊伍榮獲“優(yōu)秀算法仿真設計獎”和“優(yōu)秀FPGA實現獎”，西安電子科技大學由于本屆大賽的成功舉辦提供了巨大支持而榮獲大賽“最佳主辦獎”。 大賽的最終結果公布在大賽官網，網址為http://www.innovateasia.com/5g/index.html。 發(fā)表于：12/21/2015 數字下變頻中抽取濾波器的設計及FPGA實現 針對軟件無線電接收機數字下變頻中高速數字信號的降采樣需求，利用半帶濾波器及級聯積分梳狀濾波器，設計了一種半帶濾波器前置的多級抽取濾波器架構。通過Simulink搭建系統(tǒng)模型驗證之后，利用Xilinx ISE 12.3在Xilinx xc5vsx95t-2ff1136 FPGA上實現了一種下采樣率為64的抽取濾波器。Modelsim仿真結果表明，該抽取濾波器設計是有效的，達到了設計指標。 發(fā)表于：12/21/2015 IDL與VC信息相互傳遞的實現方法 為了準確傳遞和保存IDL可視化數據信息，實現語言之間的互通性、資源共享性、數據信息的多樣性、調用格式的不同性，基于解析函數調用的方法，運用動態(tài)鏈接庫和一系列的子類函數獲取數據，使IDL與VC之間相互轉換信息，可通過VC直接對遙感影像進行處理，為應用系統(tǒng)的研發(fā)提供了一種新方法。試驗實例證明，該方法能簡單有效地將IDL與VC有機地結合在一起，實現了信息相互傳遞，并通過C直接對遙感影像進行操作處理。 發(fā)表于：12/20/2015 動態(tài)進化環(huán)境在組卷中的建模與應用 針對遺傳算法組卷易陷入早熟、難以收斂的問題進行研究，結合進化環(huán)境對進化過程的影響和引導，對動態(tài)進化環(huán)境進行建模，提出了一種基于動態(tài)變異池的策略。該策略的種群不共享變異池，在每次變異前，根據每個個體的弱點動態(tài)生成該個體的變異基因庫，以此改善當前變異環(huán)境，實施引導性變異，提高解質量。該策略能加速收斂，并在很大程度上提高收斂精度。實驗數據表明，采用了該策略的組卷算法能快速生成各項指標都與約束條件十分貼近的試卷，具有很好的實用價值。 發(fā)表于：12/20/2015 ?…173174175176177178179180181182…?
