頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于Nios II處理器的口腔CT控制系統的設計 采用Altera公司的CycloneIV系列的EP4CE15F256型芯片作為核心芯片設計了口腔CT控制系統，嵌入Nios II處理器，利用該處理器和內部邏輯電路實現了控制系統同步信號的輸出,同時實現了上位機的通信、各個電源的控制、X射線管電壓/管電流的監測以及參數的輸入、顯示和存儲等功能。該口腔CT控制系統電路設計簡單，軟件設計靈活，能有效縮短開發周期，達到預期效果。 發表于：8/1/2013 Xilinx 在IPCE上展示領先一代的All Programmable 工業和嵌入式解決方案 賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布將在即將于8月1日到3日舉行的2013 工業計算機及嵌入式系統展（IPCE）上，針對工業及嵌入式應用展示其基于 Zynq-7000 All Programmable SoC的機器視覺和工業控制等六大系統級解決方案，以及相關生態系統支持。與此同時，賽靈思公司全球ISM (工業、科學和醫療)部市場經理林逸芳（Yvonne Lin）女士將參加同期舉行的“電機控制論壇”上并發表題為“使用Xilinx 方案提高馬達控制驅動性能”的主題演講。 發表于：7/31/2013 基于ARM和FPGA的NoC資源網絡接口驅動設計與實現 將ARM處理器作為NoC系統中的一個資源節點，設計了資源網路接口，基于Linux操作系統的基礎上，編寫了FPGA設備的驅動程序。在典型的3×3 2D Mesh結構的NoC系統中進行了測試，結果表明該設計實現了ARM處理器資源節點和NoC系統中其他IP核數據的高速、可靠傳輸。 發表于：7/31/2013 Altera提供經過全面驗證的EtherCAT協議IP，前端許可免費 Altera公司(NASDAQ：ALTR)今天宣布，開始為Altera FPGA提供經過全面驗證的EtherCAT(控制自動化技術以太網)協議知識產權(IP)。此次發布是Altera、EtherCAT技術集團(ETG)以及Softing工業自動化有限公司合作推出最新產品，其許可結構支持開發人員使用前沿的工業以太網協議，而且沒有前端許可費用，沒有單片版稅報告或者延期協商，最終簡化了基于FPGA的工業以太網設計集成。 發表于：7/30/2013 一種UWB的MAC緩存設計 實現了一個脈沖超寬帶、高速、短距離無線通信組網工程的MAC緩存設計，使用片外SDRAM與MAC芯片電路中優先級最高的FIFO進行數據交互，并在SMIC 0.18 μm CMOS工藝下進行了流片。測試結果證明其在125 MHz下能正常工作。 發表于：7/29/2013 UWB定位系統FPGA基帶處理設計 基于到達時間差（TDOA）算法，設計了一個脈沖超寬帶（IR-UWB）室內定位系統的原理驗證樣機。主要介紹傳感器捕捉標簽發送的IR-UWB窄脈沖，進而測出窄脈沖到達傳感器時刻的方法。利用FPGA中數字時鐘管理器（DCM）的相移器功能模塊（PS）構成延遲鎖相環（DLL），測得到達傳感器的窄脈沖相對于同步時鐘的時刻。原理驗證系統定位精度優于40 cm，達到設計要求。 發表于：7/26/2013 基于EPM240T100的步進電機綜合系統設計 在分析步進電機內部結構和工作原理的基礎上，介紹了步進電機控制器邏輯設計思路。控制芯片選用ALTERA公司的高性價比、專用大規模集成電路芯片EPM240T100，實現了步進電機控制系統。 發表于：7/22/2013 基于低成本FPGA的高清低碼流H.264攝像機SoC參考設計 本文提出了一種基于低成本FPGA的高清低碼流安防攝像機SoC實現方式，該設計已經完全實現，開創了高清低碼流安防攝像機SoC的先河。 發表于：7/19/2013 數字濾波器輸入輸出的設計與實現 濾波器是任何信號處理系統的關鍵組成部分，隨著現代應用的日趨復雜，濾波器設計的復雜程度也日益提高。采用 FPGA 設計和實現的高性能濾波器的能力是模擬方法所望塵莫及的。另外，采用FPGA 設計的數字濾波器可以避免模擬設計中存在的某些問題，特別是組件漂移和容差（在高可靠應用中，由溫度過高、老化和輻射問題造成）。這些模擬問題會顯著降低濾波器的性能，特別是在通帶紋波等方面。 發表于：7/19/2013 聯華電子 (UMC) 28納米節點采用Cadence物理和電學制造性設計簽收解決方案 全球電子設計創新領先企業Cadence設計系統公司（NASDAQ:CDNS）今天宣布，歷經廣泛的基準測試后，半導體制造商聯華電子（NYSE：UMC；TWSE：2303）（UMC）已采用Cadence “設計內”和“簽收”可制造性設計（DFM）流程對28納米設計進行物理簽收和電學變量優化。該流程既解決了隨機和系統良率問題，又為客戶的28納米設計提供另一種成熟的制造流程。通過與聯華電子的合作開發，這些新的流程整合了業界領先的DFM預防、分析和簽收能力，包括Cadence光刻物理分析器（LPA）、Cadence模板分析、Cadence光刻電學分析器（LEA）和Cadence化學機械拋光預測（CCP）技術。 發表于：7/19/2013 ?…229230231232233234235236237238…?
