頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 基于DSP與CPLD的數(shù)字電臺基帶處理硬件系統(tǒng)設(shè)計 設(shè)計的這個DSP基帶處理平臺有相當(dāng)?shù)耐ㄓ眯院涂蓴U充性，通過改變寫入EEPROM中的程序和CPLD控制邏輯可以實現(xiàn)系統(tǒng)功能的改變與擴充。本設(shè)計不僅為外圍功能電路模塊如鍵盤模塊、顯示模塊的擴展提供了平臺，而且為軟件組件的更新與升級提供了平臺，可有效加強通信功能。 發(fā)表于：7/12/2013 Kintex 7系列GTX在CPRI下的應(yīng)用 7系列GTX在CPRI下的應(yīng)用Kintex7系列的GTX，以其良好的性能和功耗表現(xiàn)，已經(jīng)成為業(yè)界FPGA選型時的明星。由于其良好的DFE性能，它能提供高達12.5Gbps的過背板能力，能支持在插損高達30dB的信道上可靠傳輸。在眾多的 發(fā)表于：7/11/2013 基于MicroBlaze 的嵌入式系統(tǒng)設(shè)計 摘要：當(dāng)今時代,嵌入式系統(tǒng)已經(jīng)無所不在,與人們的日常生活息息相關(guān)。嵌入式系統(tǒng)以微處理器為核心,以計算機技術(shù)為基礎(chǔ),其主要特征是實時性強。據(jù)統(tǒng)計,目前世界上微處理器每年生產(chǎn)總量的95%以上都是面向嵌入式系 發(fā)表于：7/11/2013 DSP和FPGA構(gòu)成多普勒測量系統(tǒng) 隨著FPGA性能和容量的改進，使用FPGA執(zhí)行DSP功能的做法變得越來越普遍。在許多情況下，同一應(yīng)用中同時使用處理器和FPGA，采用協(xié)處理架構(gòu)，讓FPGA執(zhí)行預(yù)處理或后處理操作，以加快處理速度。本文說明如何將FPGA和與 發(fā)表于：7/11/2013 Xilinx Zynq-7000如何保護客戶的知識產(chǎn)權(quán) 本文描述了XilinxZynq-7000如何通過芯片內(nèi)嵌的AES-256解密引擎和HMAC(Keyed-hashedmessageauthenticationcode)認(rèn)證引擎來保護客戶的知識產(chǎn)權(quán)，防止拷貝、抄板等損害客戶知識產(chǎn)權(quán)事件的發(fā)生。基本 發(fā)表于：7/11/2013 賽靈思基于ASIC級新架構(gòu)UltraScale的20nm器件投片！ 在28nm器件中，賽靈思占了60%~65%的市場份額；賽靈思的通信客戶中，40%的客戶本意用ASIC設(shè)計產(chǎn)品，最后都轉(zhuǎn)向采用賽靈思的FPGA。 發(fā)表于：7/10/2013 基于NiosII的微型數(shù)控測井地面系統(tǒng)研究 研究一種基于NiosII軟核的微型數(shù)控測井地面系統(tǒng)。該測井地面系統(tǒng)的核心部分是數(shù)據(jù)采集箱，利用超大規(guī)模的可編程邏輯器件和SoPC技術(shù)，簡化了采集箱的硬件結(jié)構(gòu)，實現(xiàn)了采集箱的進一步微型化，提高了系統(tǒng)的性能，增強了系統(tǒng)的可維護性和可擴展性。 發(fā)表于：7/10/2013 TD-LTE系統(tǒng)中基于FPGA的解調(diào)與解擾的仿真和實現(xiàn) 基于FPGA實現(xiàn)TD-LTE系統(tǒng)中的解調(diào)與解擾。包括解調(diào)與解擾的介紹、max-log-map算法的介紹、方案的構(gòu)成、FPGA實現(xiàn)流程以及實現(xiàn)結(jié)果分析。在Virtex-6芯片上進行了仿真、綜合、板級驗證。實現(xiàn)結(jié)果表明，該解調(diào)與解擾算法應(yīng)用到TD-LTE射頻一致性測試儀表中具有良好的高效性和可靠性。 發(fā)表于：7/5/2013 用OpenCV和Vivado HLS加速基于Zynq SoC的嵌入式視覺應(yīng)用開發(fā) 作者：FernandoMartinezVallina賽靈思公司HLS設(shè)計方法工程師Vallina@xilinx.comJoséRobertoAlvarez賽靈思公司視頻技術(shù)工程設(shè)計總監(jiān)jalvarez@xilinx.com將VivadoHLS與OpenCV庫配合使用，既 發(fā)表于：7/4/2013 如何在FPGA中實現(xiàn)狀態(tài)機 作者：AdamTaylorEADSAstrium公司首席工程師電子郵件地址：aptaylor@theiet.org狀態(tài)機往往是FPGA開發(fā)的主力。選擇合適的架構(gòu)和實現(xiàn)方法將確保您獲得一款最佳解決方案。FPGA常常用于執(zhí)行基于序列和控制的行 發(fā)表于：7/4/2013 ?…231232233234235236237238239240…?
