頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 Vivado高效設計案例博客大賽 “工欲善其事，必先利其器”！工程界的精英們，All Programmable is Imperative（可編程勢在必行）的時代，面向未來10年All Programmable 器件開發的行業首個SoC增強型設計套件Vivado Design Suit，為設計行業帶來的是快速、高效、簡單易用；是率先上市；是迅速擊敗競爭對手的利器。如果您正在使用或者已經掌握了這個強大的利器，我們期待著您懷抱廣闊的社區精神不吝分享Vivado強大的功能優勢，以幫助和推動更多的設計者走出傳統的設計流程，讓他們的設計從幾年變成幾個月，從幾個月變成幾天，從幾天變成幾個小時! 發表于：6/1/2013 聲納圖像對比度增強的并行算法研究 分析了MATLAB并行計算工具箱中各部件的關系，在Windows環境下搭建了并行計算集群;采用滑動鄰域操作對聲納圖像進行了對比度增強處理;重點介紹了MATLAB下的數據并行編程，利用分布式數組設計了集群環境下的圖像增強并行算法。實驗結果表明,MATLAB強大的內部函數使得并行計算易于實現，有效地提高了圖像處理的實時性。 發表于：5/31/2013 一種遙測數據實時壓縮系統 介紹了一種遙測數據實時壓縮系統的設計方案，該設計以FPGA+DSP為硬件架構，以具有一階差分預測的ARC編碼為無損壓縮方案，達到了較高的壓縮去除率和較快的壓縮速度，適合在可靠性要求較高的遙測系統中使用。經實驗驗證,無損壓縮系統有效地緩解了遙測系統的傳輸帶寬壓力。 發表于：5/21/2013 基于W5300和FPGA的實時數據采集系統設計 為實現數據采集的實時傳輸和遠程控制，設計并實現了基于W5300和FPGA的實時數據采集系統。系統選用W5300搭建網絡模塊，采用TCP協議與遠程上位機通信，控制以AD7357為核心的A/D模塊進行數據采集。通過對系統穩定性和準確性的反復測試，最終可實現兩路A/D以1.5 MS/s采樣率對50 Hz~750 kHz信號的準確采樣并向遠程上位機實時傳輸數據。 發表于：5/20/2013 Altera收購 Enpirion，擁有自己的電源專家 Altera 于2013年5月15日宣布其已就收購 Enpirion, Inc. 一事簽署了最終合并協議。這次收購是Altera近年來的最大收購，耗資約1.4億美元現金。 發表于：5/17/2013 基于FPGA的高速多通道數據采集系統設計 介紹一種基于FPGA的數據采集系統的設計，以Cyclone Ⅱ系列的EP2C35F484芯片為主控單元，配合模數轉換芯片ADS7825和USB傳輸控制芯片CY7C68013，并結合外圍電路實現了采集系統。基于Quartus Ⅱ9.0平臺，實現了對ADS7825芯片和CY7C68013芯片的控制與通信，并采用Verilog硬件描述語言，實現了系統的仿真，給出了系統核心模塊的時序仿真波形圖。經測試，系統實現了對多路模擬信號的采集，具有良好的穩定性、快速性。 發表于：5/16/2013 基于NiosII的自由落體分析儀的設計 給出了一種研究自由落體運動的新方法，提出了一種以Altera NiosII的SoPC為核心處理單元的自由落體分析儀的設計方案，并介紹了分析儀的軟硬件設計過程。該自由落體分析儀可提高測量精度，使復雜的系統在單片FPGA上實現。實驗結果表明，該系統穩定可靠，各項指標均已經達到設計要求。 發表于：5/10/2013 基于SAD算法的立體匹配的實現 利用FPGA并行性計算和合理的流水線設計完成了立體視覺中最核心的部分——立體匹配以及硬件結構，選取SAD區域立體匹配算法，利用補碼來實現SAD算法，在算法流程中采用窗口并行和像素串行來完成。在獲得視差圖時，采用128×128圖像對，窗口大小為3×3，視差為24，在系統時鐘為50 MHz情況下，實現了每秒425幀的處理速度，最后給出了視差圖。實驗證明，選用FPGA來實現立體匹配系統的設計是可行的，具有一定的魯棒性。 發表于：5/3/2013 基于FPGA的激光陀螺信號高速精確解調系統 利用FPGA的高度并行性和對時延的準確控制,設計對激光陀螺信號的高速、精確解調系統。該系統以XILINX FPGA為硬件核心，通過巧妙的時鐘設計和高速高階濾波設計，很好地實現了對陀螺信號精確鑒相、計數和高速濾波，并協調DSP的后續處理和上位機通信。通過對國產某激光陀螺進行測試發現，本系統解調后得到的陀螺角速度10S、100S的方差都明顯優于現有系統的測試結果,系統響應時間也得到極大提高。 發表于：4/24/2013 基于FPGA的OFDM基帶軟硬件聯合驗證平臺的設計 針對OFDM基帶系統的軟件仿真和硬件驗證，提出并設計了一種基于FPGA的OFDM基帶系統軟硬件聯合驗證方案。在該方案中，基帶系統由上位機的軟件基帶部分和FPGA的硬件基帶部分組成。兩者之間的數據連接由基于以太網的UDP協議實現，從而在驗證平臺上實現了完整的基帶系統。應用實例表明，在所提出的基帶系統驗證平臺中，軟件仿真可以運行于實際信道，硬件驗證的結果可以得到靈活的實時處理。因此該平臺為基帶系統的設計提供了從算法研究到硬件實現的統一測試環境，有效提高了設計效率。 發表于：4/23/2013 ?…234235236237238239240241242243…?
