- 格式 資料名稱 上傳者 下載量 上傳時(shí)間
-
基于FPGA的二-十進(jìn)制轉(zhuǎn)碼器設(shè)計(jì)
aet
4
2011-01-29
-
一款基于APA300的創(chuàng)新型FPGA實(shí)驗(yàn)板
aet
4
2011-01-29
標(biāo)簽： FPGA
-
基于FPGA的正弦信號發(fā)生器設(shè)計(jì)
aet
12
2011-01-26
-
MPI下單源點(diǎn)最短路徑的并行算法設(shè)計(jì)與分析
aet
3
2011-01-26
-
夏宇聞Verilog經(jīng)典教程
wenhuawu
355
2011-01-25
標(biāo)簽： 開發(fā)工具
-
Verilog Golden Reference Guide
wenhuawu
161
2011-01-25
標(biāo)簽： 開發(fā)工具
-
Verilog HDL的基本語法---參考手冊級
wenhuawu
194
2011-01-25
標(biāo)簽： 開發(fā)工具
-
FPGA設(shè)計(jì)管腳分配注意點(diǎn)
yangguang86
34
2011-01-21
-
融合DSP設(shè)計(jì)與FPGA硬件實(shí)現(xiàn)
yangguang86
17
2011-01-21
-
視頻采集存儲系統(tǒng)的FPGA設(shè)計(jì)
aet
6
2011-01-20
-
基于賽靈思Virtex-5 XC5VFX70T FPGA光纖以太網(wǎng)自協(xié)商的設(shè)計(jì)與實(shí)現(xiàn)
nuanyangyang
18
2011-01-16
標(biāo)簽： FPGA
-
40nm與45nm工藝節(jié)點(diǎn)下的功耗分析
nuanyangyang
14
2011-01-16
標(biāo)簽： 工藝技術(shù)
-
ZVS條件下死區(qū)時(shí)間控制技術(shù)的FPGA實(shí)現(xiàn)
aet
4
2011-01-16
-
Virtex-5學(xué)習(xí)資料
nuanyangyang
21
2011-01-13
標(biāo)簽： FPGA
-
利用Virtex-6重新排序型控制器提升DDR SDRAM的效率
nuanyangyang
16
2011-01-13
標(biāo)簽： FPGA
-
用多個(gè)Spartan-6 FPGA存儲器控制器塊創(chuàng)建更寬的存儲器接口
youcaihua
16
2011-01-13
標(biāo)簽： FPGA
-
用Virtex-6 FPGA GTX 收發(fā)器實(shí)現(xiàn)三倍速率SDI
youcaihua
22
2011-01-13
標(biāo)簽： FPGA
-
用CPLD實(shí)現(xiàn)單片機(jī)與ISA總線接口的并行通信
zhenming
12
2011-01-12
標(biāo)簽： CPLD
-
ALTERA MAX 系列CPLD技術(shù)文檔
wenhuawu
12
2011-01-10
標(biāo)簽： CPLD
-
用SDRAM在高速數(shù)據(jù)采集和存儲系統(tǒng)中實(shí)現(xiàn)海量緩存
jxwdy123
7
2011-01-09
標(biāo)簽： FPGA
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2