| 三級(jí)流水線RISC-V處理器設(shè)計(jì)與驗(yàn)證 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：560 K | |
| 標(biāo)簽： RISC-V指令集 流水線 處理器 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：RISC-V作為一種開源精簡(jiǎn)指令集架構(gòu)，自發(fā)布以來(lái)便得到了大量關(guān)注。設(shè)計(jì)了一種三級(jí)流水線的RISC-V處理器。其中，采用靜態(tài)預(yù)測(cè)BTFN技術(shù)處理流水線執(zhí)行中的分支情況，采用前向旁路傳播技術(shù)解決數(shù)據(jù)冒險(xiǎn)問(wèn)題，同時(shí)，采用資源共享的辦法，復(fù)用寄存器堆、加法器、選擇器等模塊，使設(shè)計(jì)面積得到一定的優(yōu)化。在VCS和Verdi等EDA工具中，使用RV32I整數(shù)運(yùn)算指令集對(duì)處理器進(jìn)行了仿真測(cè)試，結(jié)果表明，所設(shè)計(jì)的處理器功能正確，達(dá)到預(yù)定目標(biāo)。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
RISC-V指令集 相關(guān)資源
aetmagazine 的最新分享
- 國(guó)產(chǎn)高性能PLC綜合測(cè)試平臺(tái)設(shè)計(jì)
- 批產(chǎn)衛(wèi)星自動(dòng)化測(cè)試系統(tǒng)研究與實(shí)現(xiàn)
- 基于VMD-LSTM的非侵入式負(fù)荷識(shí)別方法
- 基于平均電流模式的同步Buck數(shù)字電源設(shè)計(jì)研究
- 基于以太網(wǎng)的FPGA遠(yuǎn)程調(diào)試系統(tǒng)設(shè)計(jì)
- 毫米波CQFN外殼地孔設(shè)計(jì)與優(yōu)化
- K波段緊湊型收發(fā)前端組件的設(shè)計(jì)
- 射頻模塊中晶振對(duì)電磁兼容影響研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2