| 基于多相濾波的四路并行抽樣算法及實現 | |
| 所屬分類：技術論文 | |
| 上傳者：aetmagazine | |
| 文檔大?。?span>1101 K | |
| 標簽： 多相濾波 四路并行抽樣算法 抽取 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在某型數字信號處理模塊的研制中，需要使用高速A/D對射頻信號進行采樣，但由于系統時鐘生成模塊無法輸出320 MHz時鐘，從而導致該高速A/D無法在320 MS/s采樣率下工作。為解決該問題，首先設置A/D采樣率為960 MS/s，然后在FPGA中對采樣信號進行3倍采樣后得到320 MS/s的采樣輸出。該高速A/D與FPGA采用標準的JESD204B接口，所以在FPGA中利用JESD204B IP核對高速信號進行了1:4串并轉換，再對串并轉換信號進行多相濾波、抽取降樣處理后輸出。首先介紹了課題的背景，然后對信號處理模塊的組成、功能和性能指標進行了簡要的說明，對系統在320 MS/s采樣率下存在的問題進行了深入分析，針對該問題提出了四路并行抽樣算法。并基于該算法，利用MATLAB進行了系統建模并進行仿真，仿真結果與預期一致。選取Xilinx公司的高性能FPGA，并結合系統模型中的低通濾波器參數對電路進行實現，最后搭建數字信號處理模塊與Vivado等軟件工具的軟硬件聯合測試環境進行驗證并給出實驗結果。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2